数据中心最新文章 IBM实现用单原子存储数据 3月9日下午消息，IBM宣布可以在单个原子上存储1比特数据，虽然这项突破性研究在实用性上还未得到验证，但它却引领了该行业的研究方向。IBM近期已经在学术期刊《Nature》上发表了相关研究成果。 发表于：2017/3/10 2019年大陆晶圆厂支出或跃居至全球第一 随着大陆半导体业者在2016年宣布将要兴建，或正在兴建中的新晶圆厂设备计划数已达20余处，预计2018年当地晶圆设备支出将会超过100亿美元，并且2019与2020年此一支出还会继续扬升，使大陆地区跃升为全球最大的晶圆设备市场。 发表于：2017/3/9 软银拟出售ARM 25%股权 价值80亿美元 据外媒报道，软银计划向科技基金Vision Fund出售ARM 25%的股权，价值约80亿美元。 发表于：2017/3/9 基于类的大整数乘法运算的实现 本文以C++语言设计了大整数类，在类中以数组存储大整数，同时借鉴分治算法思想实现了大整数的乘法运算。算法中将被乘数与乘数按照相同位数进行分组，通过对每组较小数值整数进行乘法和加法运算而得到大整数相乘的积。该程序在VC++2015开发平台调试通过。测试结果表明，当每个分组数据位数多时，运算速度显著提高。 发表于：2017/3/8 中国半导体设备业发展需要再扶一程 与正在蓬勃成长的中国芯片制造业一样，中国的半导体设备业正在迎来新的曙光。据北方华创微电子的消息，它在2017年1月的订单量已经超过去年第一季度的总量。半导体设备位于芯片制造业的上游。半导体行业历来对于设备业的发展十分重视。全球半导体业的投资中有70％以上用于购买设备，只要有钱购买设备就能保证某些先进制程工艺的实现。现阶段工艺制程中的的7纳米、5纳米，甚至3纳米开发工作，关键在于EUV光刻设备是否准备好了。 发表于：2017/3/8 日媒：美的考虑收购东芝芯片业务 据日经新闻报道，美的集团高管表示，该公司有意收购东芝的芯片业务。 发表于：2017/3/8 IBM将向企业提供量子计算服务 IBM近日宣布了一项新业务“IBM Q”，旨在向企业和科研单位提供一种商用化的量子计算平台。 发表于：2017/3/8 GE工业解决方案部门计划出售 近日，有消息称，美国通用电气公司(以下简称“GE”)计划在本月启动工业解决方案业务的出售，该部门的主要收入来源是销售断路器以及开关设备。这一资产的估值约为30亿美元。 发表于：2017/3/8 AMD将推32核服务器芯片Naples挑战英特尔 3月8日消息，AMD将发布名为“Naples”的32核芯片，这种基于Zen架构的处理器将代表着AMD为重返服务器市场而做出的首次试验。 发表于：2017/3/8 基于字典学习和加权TV的MRI重构算法 为更好地提高核磁共振图像重构质量，提出了一种基于熵约束字典学习和加权全变分的图像重构算法。首先对图像进行分块，基于熵约束构建新的字典学习模型，生成字典库；结合加权的各向同性与各向异性的全变分正则项构建图像重构模型，并采用Split-Bregman算法求解，最终得到重构图像。实验结果表明，该算法不仅能有效消除噪声，对噪声具有鲁棒性，又能保留图像边缘纹理信息，抑制阶梯效应。与现有的算法相比，该算法对图像重构有着更好的性能。 发表于：2017/3/7 谷歌Android系统涉嫌垄断 遭土耳其监管部门调查 据报道，谷歌在周一又遭遇了另外一个监管挑战。土耳其竞争委员会当天宣布，已启动了一项调查，以查明谷歌热门Android系统是否违反了该国反垄断规定。 发表于：2017/3/7 基于自适应差分进化极限学习机的车牌识别算法 针对目前车牌识别算法中存在的模型训练慢、字符识别准确率低等问题，研究了一种基于自适应差分进化极限学习机的车牌识别算法。综合利用边缘检测和颜色定位的优点来检测车牌区域，然后用改进后的垂直投影法对车牌区域进行分割，最后将自适应差分进化极限学习机用于字符识别。研究结果表明，所提出算法具有训练速度快、字符识别率高等优点，可以应用于复杂的交通场景。 发表于：2017/3/6 基于快速余差查表法的脉冲多普勒雷达解距离模糊算法 解距离模糊是中频脉冲重复频率的脉冲多普勒雷达关键技术之一。提出了采用快速余差查表法有效解决PD雷达距离模糊问题的算法。该算法的运算量较少，实时处理能力强。以3重CPI进行仿真实验，表明该算法能够保证低虚警概率和较高的解模糊的正确性，并能够满足PD雷达信号处理的实时处理要求。 发表于：2017/3/5 基于FPGA的流水线单精度浮点数乘法器设计 针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Lookahead Adder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14.7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Booth算法浮点乘法器消耗时钟数的比值约为两者消耗硬件资源比值的1.56倍。 发表于：2017/3/5 多核DSP间基于SRIO数据传输的设计与实现 在使用Digital Signal Processor (DSP)芯片进行数字信号处理时，由于数据量大，线程较多，通常采用多片DSP协同处理。本文旨在研究DSP间数据和信息传输的实现，并以三片TI的 TMS320C6474芯片为例，基于SRIO协议，设计一种传输架构，实现了DSP间的数据传输。最终实现DSP间2.520 Gb/s的数据传输速率，为理论值的50.40%，但如果除去线程调度和DSP间同步所用时间，其SRIO接口的数据传输速率可达到3.886 Gb/s，为理论值的77.72%。该设计具有较大的通用性，对其他同类型的芯片间的数据传输设计具有极大的参考性。 发表于：2017/3/5 <…148149150151152153154155156157…>
