头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 异步响应式集群实时监控系统设计 针对传统模式DCS的监控系统无法满足高并发请求的性能要求以及投资过大等问题，使用低价的树莓派嵌入式计算机、异步非阻塞服务器平台Node.js和集群技术设计全新的过程监控系统，以满足工业监控高性能需求。 发表于：3/14/2016 基于FPGA的阵列信号数据采集系统 针对阵列信号数据采集系统设计要求具有幅相一致、速度快、大数据量的特点，设计了一种基于FPGA的阵列信号数据采集系统。该系统以同步采样A/D转换器为核心，配合基于FPGA的控制单元，完成128路阵列信号同步采样功能。同时采用88E1111作为网络PHY芯片，完成与上位机之间的千兆位UDP通信，实现大数据量高速传输功能。经测试，系统实现了对128路阵列信号的采集与传输，具有良好的幅度一致性、相位一致性以及快速、稳定的特点。 发表于：3/14/2016 基于CPLD的光伏数据采集系统的设计 为了提升光伏阵列的输出效率，设计了一种以复杂可编程逻辑器件（CPLD）为核心，基于MSP430F169单片机的光伏数据采集系统。针对传统的数据采集方式速度慢、外围电路复杂、安全性低的问题，开发设计了基于CPLD的光伏发电数据采集系统，并且内部采用了先进的先入先出队列（FIFO）存储结构。通过RS232串口方式和无线模块方式与上位机通信传输。实验证明，本设计数据采集速度快、功耗低、传输稳定可靠。 发表于：3/11/2016 基于Zedboard的掌静脉采集认证系统设计 针对普通摄像头难以获取掌静脉图像，提出一种基于OV7720传感芯片的USB红外摄像头静脉采集方案，通过合理配置传感器芯片参数可获取清晰掌静脉图像。针对基于纹理方向的掌静脉识别算法在现有嵌入式平台运算慢耗时长的问题，设计实现一种基于Zedboard的掌静脉快速识别认证系统。该系统由片上处理系统(Processing System，PS)完成掌静脉图像采集、预处理，可编程序逻辑阵列(Programable Logic，PL)实现特征提取算法。结果表明，静脉特征提取算法的FPGA实现可显著缩短识别时间，使整个识别认证过程降到0.1 s以内。 发表于：3/10/2016 如何实现逻辑分析仪的长时间采集并实时存储 深存储的逻辑分析仪能够采集更多的波形，让协议分析更容易，如有的人还觉得不够用，不妨试试LA2000A的记录模式。对于如IIC、CAN等低频协议信号，当我们想长时间地记录波形时，用传统的逻辑分析仪的话会感觉力不从心。假设信号的频率为10kHz，那么即使用存储深度为64Mpts的逻辑分析仪，最多也只能采集大概1个小时的波形，而且在这过程中，我们只能呆呆地等采样结束。为了解决这个问题，逻辑分析仪的记录模式便诞生了。 发表于：3/8/2016 基于DDS技术的多路电气隔离程控信号源 为了解决实际军工测试中需要遥测多达几百路的被测信号来完成对遥测信号的调理和动态校准，基于直接数字频率合成技术(DDS)设计了一种多路电气隔离型的程控信号源，为遥测系统提供模拟激励信号。用户通过上位机人机交互界面完成对下位机模拟激励信号源的参数设置，经485总线通信使下位机自动产生多种波形，最多实现128路相互电气隔离通道中的一路或多路独立输出。信号源的频率范围为0～8 kHz，波形幅值能达到70 VP-P，精度达到±0.2% FS，具有高精度及多用途性，应用前景广泛。 发表于：3/8/2016 OPEN MIND 推出 hyperMILL® 2016.1 OPEN MIND Technologies AG（全球最受欢迎的强大 CAM/CAD 解决方案开发商之一，产品专门用于独立于机床和控制器的编程）推出 hyperMILL® 2016.1 版。新版 hyperMILL® and hyperCAD®-S 拥有许多改进和提升。在这些亮点中，最具吸引力的是加工策略，极大地加快了 Z 轴精加工，使加工所需时间减少高达 90%。其他功能包括全新的残料清除策略、全新的铣削车削用户界面以及专为 CAM 设计的 CAD 系统 hyperCAD®-S 中的多个亮点。 发表于：3/7/2016 拼人品的时候到了，4000元的开发板免费用！ Altera DE2 多媒体开发平台，是学习数字逻辑、计算机组织和FPGA方面的一个理想工具。该板非常适合各大学课程在实验室环境下的一系列设计项目和复杂尖端的数字系统的开发和应用。 发表于：3/4/2016 基于PCIe的高速接口设计 PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由Xilinx公司的Virtex6 FPGA平台和PC机组成，为了实现PFGA与CPU之间的高速通信，开发了基于FPGA IPcore 的PCIe总线 DMA数据传输平台。通过硬件测试表明，该接口设计方案成本低，传输速率可以达到 15 Gb/s。 发表于：2/29/2016 基于FPGA的FLAC音频硬解码的设计与实现 针对高保真FLAC音频播放系统中软件解码效率低下、占用系统资源大的问题，提出一种基于FPGA的FLAC音频硬解码的设计方案。分析了FLAC音频基本编解码原理，并详细介绍了基于现场可编程门阵列(FPGA)器件的FLAC解码器各模块的设计思想和实现。利用Verilog语言在Quartus II 的开发环境中进行设计输入与仿真验证。实验测试结果表明，该FLAC解码器设计灵活、工作稳定可靠、解码效率高，可作为IP核应用于不同SoC的无损音频播放系统中。 发表于：2/29/2016 «…168169170171172173174175176177…»
