我国科学家造出可编程三维光子神经网络

最新资讯

超低功耗嵌入式系统设计技巧

超低功耗嵌入式系统设计技巧,摘要：低功耗是嵌入式系统的发展趋势，也是便携式嵌入式设备设计中要解决的关键问题之一。对影响嵌入式系统功耗的因素进行了分析，指出了降低系统功耗的途径，从硬件设计和软件设计两个方面阐述了超低功耗嵌入式系统

发表于：2010/9/26

基于MTV412微控制器的1对8的ISP系统

本文设计了一种基于MTV412微控制器的1对8的ISP系统，主设备采用Myson公司的MTV412，可以同时对8台从设备进行在线程序更新。 目前，51内核的微控制器ISP模式一般分为两大类：一类是使用JTAG协议的ISP模式；另一类：ISP模式是使用一条特殊的指令，使单片机进入ISP。在进入ISP模式后，要自己控制对单片机的擦除写入逻辑。这一类模式又可细分为2种不同的模式：①进入ISP模式后，单片机只提供一个接口，不再运行从设备的程序，擦写逻辑全由主设备提供，本系统中MTV412和MTV312就属于这种模式；②进入ISP模式以后，从设备会运行在某一区域已经编写的程序，芯片的编程逻辑都由芯片中这段程序控制，主设备只是作为单片机的一个数据源，向单片机传输要擦写的数据，如Winbond公司的W79E632。 1 背景介绍 1.1 MTV412和MTV312 MTV412和MTV312是台湾Myson公司的产品，主要是面向LCD Monitor和LCD TV的视频控制IC。该款芯片可以满足视频应用中的控制需求，因而被广泛应用于视频类产品中，在本系统中，主设备采用的是128 KBMTV412微控制器。从设备采用MTV3

发表于：2010/9/25

基于S3C2440A的嵌入式U-BOOT千兆网络功能设计

U—BooT支持网络功能，在下载操作系统内核和大的文件系统时，比其它不支持网络的引导加载程序速度更快、更方便。目前U—BOOT仅支持10M／100M的网络功能，随着科学技术发展，千兆网络功能必将大量应用在嵌入式系统中。本文介绍了一种让U—BOOT支持千兆网络功能的方法，可以使U—BOOT功能更加强大，使用更加方便。U—BOOT简介U—BOOT的全称是Universal Boot Loader，它遵循GPL条款的开放源码项目，支持多种处理器，如ARM、PowerPC、MIPS等，也支持Linux、VxWorks、QNX、RTEMS、ARTOS、LynxOS等嵌入式操作系统。U-BOOT包含两种不同的工作模式：启动加载模式和下载模式。启动加载模式也称为自主模式，即U—BOOT从目标机上的某个固态存储设备上将操作系统加载到RAM中运行，这种模式是U—BOOT的正常工作模式。下载模式就是在开发或生产过程中，U—BOOT通过网络连接等通信手段从主机下载操作系统内核和文件系统等到目标机的RAM中，然后再写到目标机上的FLASH类固态存储设备中。U—BOOT允许用户在这两种工作模式间进行切换，系统启动时会延时等待一段时间，

发表于：2010/9/25

基于ARM微控制器LPC2134的多道脉冲幅度分析器设计

多道脉冲幅度分析器不仅能自动获取能谱数据，而且一次测量就能得到整个能谱，因此可大大减少数据采集时间，与此同时，其测量精度也显着提高。自从20世纪50年代以来，多道脉冲幅度分析器发展迅速，现在已成为获取核能谱数据的通用仪器。　　多道分析任务是将被测量的脉冲幅度范围平均分成2n个幅度间隔，然后测量幅度在每一个幅度间隔内的输入脉冲个数，最后得到输入信号的脉冲幅度分布曲线。其测量采用的是计算机技术中的A/D模数变换及数据存储技术。　　在计算机的存储器中开辟一个数据缓冲区，数据缓冲区内有2n个计数器，每一个脉冲幅度间隔在数据缓冲区内部有一个对应的计数器。多道脉冲幅度分析时，可在微处理器的控制下，将被分析的脉冲信号首先送往模数变换器，经A/D变换形成一个代表脉冲幅度的数字量(道址)。然后用微处理器将该数字量变换成所对应的计数器地址。并使该地址对应的计数器内容加一(反映该道计数加一)。这样，经过一段时间的测量，存储器内计数器缓冲中各计数器计数的多少就可反映输入脉冲的幅度分布。　　1 多道脉冲幅度分析器结构　　一台完整的核地球物理仪器通常可分为两部分：核辐射探测器和嵌入式系统。而多道脉冲幅度分析器是嵌入式系统的核心部分。多道

发表于：2010/9/25

TMS320F2812芯片开发中Flash代码性能的研究

TMS320F2812是目前性能非常优秀的32位定点DSP，集成了多种外设。对TMS320F2812开发通常利用TI公司的CCS2集成开发环境，使用JTAG接口仿真器连接目标板，可以不占用用户资源实现全速/断点调试;仿真调试完成后对CMD文件进行相关修改，并用RTS2800_FL04830.LIB替换RTS2800N.LIB，必要时对程序中变量与函数分配的空间做部分调整后，编译项目得到输出文件;在CCS2集成开发环境中完成下载、加密等操作后，断电脱离仿真机，成为独立运行的嵌入式系统。　　然而，相当多的应用设计者常常面临程序仿真通过，但独立运行失败的情况，表现均为程序代码运行性能比估计的要差很多，以致来不及处理实时数据。由于代码在Flash中运行的时间比在SARAM中仿真的时间长，有的设计试验出现在Flash中运行比仿真慢4倍以上的结果，使设计只能停留在仿真通过的层次上。　　1 分析　　TI公司提供的一篇文档资料spra958e.pdf，描述了在内部Flash中运行程序的相关知识，说明当在RAM中仿真速度为150 MIPS时，相应Flash中的执行速度可达90～1OO MIPS;同时。在此文档资料中提供了参考实

发表于：2010/9/25

基于SBC+DSP的嵌入式系统设计与应用

在星图的识别系统中需要进行大量的星图数据的处理工作，并且需要存储星表数据，利 用一般的嵌入式系统很难满足其数据量和实时性的要求，为此提出一种带数据处理模块的嵌 入式系统，这样不仅可以大大增强其数据处理能力，而且可以节省大量的系统资源，用于完 成其他的控制工作。SBC+DSP 嵌入式系统主要由单板电脑(SBC)和一些功能模块组成，用 户在系统提供的交互界面来完成对整个控制系统管理、控制工作。

发表于：2010/9/25

基于DSP的成像制导仿真图像生成技术研究

为了能够实现仿真图像的实时显示，在设计DSP视频生成系统时，DSP的选择该系统设计的关键，为此这里选用TMS320C6418型DSP。以TMS320C6418为核心的图像生成仿真系统的系统原理框图

发表于：2010/9/25

基于ARM嵌入式平台的X86译码SOC架构设计

基于ARM嵌入式平台的X86译码SOC架构设计,摘 要：二进制翻译技术是代码移植技术中的一种重要技术。针对二进制翻译的应用，提出在ARM嵌入式平台下实现X86 t0 ARM二进制翻译系统。通过对ARM嵌入式平台的研究，介绍二进制翻译模块的功能，着重论述SOC架构的设计

发表于：2010/9/25

基于TMS320F206的图像采集卡设计

文章标题：基于TMS320F206 DSP的图像采集卡设计。中国IT实验室嵌入式开发频道提供最全面的嵌入式开发培训及行业的信息、技术以及相关资料的下载.

发表于：2010/9/25

基于STM32和W5100的SNTP服务器设计

0 引言　　随着信息技术和网络技术的飞速发展，网络互连已经渗透到国民经济的各行各业。而网络时间同步也越来越受到重视，特别是局域网时间同步在国家安全和国民经济的诸多领域(如国防军工、电信网、金融业、交通运输、电子商务和电力系统等部门)越发不可或缺。随着嵌入式技术的发展，嵌入式与网络时间同步技术的结合，无疑具有良好的发展前景。　　1 方案设计　　目前网络授时的实现方法有很多种，本文采用自行设计的嵌入式系统并在上面实现SNTP协议。从而完成网络时间的同步。其系统框图如图l所示。　　 　　本系统采用C/S模型，分为网络授时同步服务器和客户端两大部分，本文主要对网络授时服务器部分进行研究。　　在网络授时同步服务器中，处理器STM32f103由内部RTC模块结合日历算法来给出时间信息(年月日时分秒)，再从GPS获取时间信息，并修正自己的时间，最后结合W5100芯片搭建出一个时间服务器。当客户端向服务器发出请求时，便可同步地统一客户端的时间信息，并达到ms级精度。网络传输时需实现SNTP应用层协议，设计中通过构造SNTP协议包，并根据同步算法可计算出包交换的往返延迟。　　本系统采用ST公司基于Cortex-M3内核的STM

发表于：2010/9/25