头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 FPGA火力支持 百度强化机器学习布局 中国搜索引擎大厂百度已将人工智能、机器学习视为公司未来发展的主要方向，并对相关领域进行大量投资。为了强化其公有云服务支持人工智能算法的能力，该公司在其全新公有云加速服务器中部署了赛灵思（Xilinx）的FPGA。百度FPGA云端服务器是百度云推出的一项全新服务，其采用高效的赛灵思Kintex FPGA、工具和软件，能满足发展及部署于包含机器学习和数据安全等硬件加速的数据中心应用需求。 发表于：7/11/2017 基于FPGA的GPS基带产生与控制模块设计 全球定位系统（GPS）基带信号可以用于导航定位设备的研发、性能测试以及生成式欺骗干扰信号的产生。针对一种基于现场可编程门阵列（FPGA）的GPS基带信号产生与控制模块进行研究，主要通过硬件电路设计和软件代码编写，利用FPGA生成C/A码、P码，利用直接数字式频率合成器（DDS）产生L1、L2载波等功能，实现了多路可控增益GPS信号同时输出。测试结果表明，本设计输出增益可调、输出频点可控，可以为射频模块提供多路基带信号及控制信号。 发表于：7/10/2017 基于FPGA的高速串行数据收发接口设计 针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题，设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路，在单通道传输速率为6 Gb/s的条件下完成数据收发测试，验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明，这种串行传输方式不仅解决了并行传输所带来的诸多问题，还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。 发表于：7/6/2017 基于FPGA的极化码译码研究及实现 在二进制离散无记忆信道中极化码可以达到其信道极限容量，并且实现的复杂度较低，这在通信领域无疑是一个重大突破，因此在FPGA中实现极化码的译码有着非常重要的研究意义。首先介绍了SC（Successive Cancellation）译码算法，并将该算法的蝶形结构改进为线形结构从而提高了译码效率；接着对译码算法做了包括最小和译码、定点量化和资源共享的改进，以便于在硬件中更容易实现；最后在FPGA中实现了极化码的译码并给出了测试波形以及对不同编码块长度的综合资源进行了对比。实验结果表明，译码的最高频率可达145 MHz，吞吐率可达36.4 Mbps。 发表于：7/4/2017 星载高速大容量存储器文件化坏块管理设计 为保证星载高速大容量存储器高速稳定的存储速率，需对NAND Flash存储芯片中因单粒子翻转或超过擦除极限而在写入时出现的坏块进行管理。文件化坏块管理采用链表的方式将坏块、分流水级未使用块和分有效载荷数据存储块分别链接成不同的文件，并采用四级流水乒乓缓冲机制快速替换写入失败块。运行于型号任务中的文件化坏块管理，解决了因数据写入出现坏块时的存储速率抖动问题，实现了四倍于单流水级的写入速率对多有效载荷数据分文件进行稳定存储，从而保证了载荷数据的正确性和完整性。 发表于：6/29/2017 越被阻越坚定 莱迪思CEO三度送交申请书 2016年上半年，紫光在公开市场收购美国可编程逻辑芯片大厂莱迪思半导体（Lattice）股权6.07%，11月3日莱迪思被Canyon Bridge以13亿美元收购，致使莱迪思股价暴涨近20%，但此案一直没有获得美国监管单位同意。 发表于：6/29/2017 【FPGA】写博文赢高亚军《VIvado从此开始》 为了鼓励网友在博客分享更多的专业知识，特准备数本高亚军主编的《VIvado从此开始》，只要网友在AET个人博客里写一篇高质量的Vivado方面的内容，就有机会赢取该书一本！ 发表于：6/23/2017 Achronix是如何做到FPGA业务营收比700%的？ 日前，半导体公司Achronix的数据显示，其2017年的营收将较2016年增长700%，这对FPGA产业来说是一个利好。因为在Altera被Intel收购之后，曾有专家提出谁将会是Xilinx的挑战者，给FPGA产业带来竞争，共同进步。现在看来这个竞争者会是Achronix。 发表于：6/21/2017 如何学好图像处理——从小白到大神？ 数字图像处理的历史可以追溯到近百年以前，大约在1920年的时候，图像首次通过海底电缆从英国伦敦传送到美国纽约。图像处理的首次应用是为了改善伦敦和纽约之间海底电缆发送的图片质量，那时就应用了图像编码，被编码后的图像通过海底电缆传送至目的地，再通过特殊设备进行输出。这是一次历史性的进步，传送一幅图片的时间从原来的一个多星期减少到了3小时。 发表于：6/16/2017 基于HPS和FPGA的图像压缩感知编解码系统 针对图像编码与重构系统的实际需求，设计了一种基于HPS和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输和重构。系统采用DE1-SoC开发板，在FPGA中设计了D5M摄像头、SDRAM、VGA的IP核，在QSYS中利用AXI和Avalon总线连接IP核，利用Linux C编程在HPS中实现了图像的压缩感知(CS)编码和传输，在MATLAB上位机中接收压缩数据并实现图像的重构，减少了FPGA资源使用和设计复杂度。结果表明，该系统能够实现任意自然图像的处理，图像压缩比约为8%，PSNR约为41 dB，应用灵活，可移植性强，能够满足实际工程的需要。 发表于：6/16/2017 «…147148149150151152153154155156…»
