中国科学家成功研制“九章四号”量子计算原型机

最新资讯

中芯国际和新思科技扩展40nm低功耗Reference Flow 5.0

新思科技公司（Synopsys, Inc.，NASDAQ: SNPS），与世界领先半导体代工企业之一中芯国际集成电路制造有限公司（“SMIC”，NYSE: SMI以及SEHK: 981）今日宣布：从即日起推出其40纳米RTL-to-GDSII参考设计流程的5.0版本。此款经过生产验证的流程借助Synopsys的完整工具套件，将多样化的自动化低功耗和高性能功能整合在其中，给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。

发表于：2012/6/27

基于DSP+FPGA+ASIC的实时图像处理架构设计

本文使用高性能的DSP（TMS320C6414），可编程逻辑器件FPGA （Stratix系列的EP1S10）和专用ASIC多级滤波芯片，提出了DSP + FPGA + ASIC的图像处理平台架构，设计了处理能力强、接口可靠稳定的红外图像处理系统，并在系统中实现了非均匀性校正、小目标检测等算法。实验测试表明，该实时红外图像处理系统对每场320×240有效像素，每个像素14bit，场频50Hz的输出数字视频信号能够进行实时处理，对视场中的运动小目标完成检测和跟踪功能，满足系统主要性能指标要求，成功应用于红外探测系统中。

发表于：2012/6/27

Xilinx CTO清华大学演讲描绘All Programmable蓝图,用Zynq™-7000 SoC开启全新设计时代

赛灵思公司（NASDAQ:XLNX）宣布近日在我国顶尖学府清华大学举行了一场由电子工程系主办的赛灵思大学计划活动。面对来自全国二十多所理工类高校的300多名老师和学生，赛灵思高级副总裁兼首席技术官Ivo Bolsens在清华大学罗姆电子工程馆3层报告厅做了“展望All Programmable全新设计时代”的主题演讲。

发表于：2012/6/27

基于USB2.0集成芯片的H.264解码器芯片设计

验证平台下成功，并且实际通过多种压缩率的源码文件测试，实现了平均33MB/s，最高40MB/s的速率。完成并且超过了设计要求。

发表于：2012/6/26

基于FPGA的RS编码器的设计与实现

RS编码是一种线性的块编码，其表示形式为RS(N，K)。当编码器接收到一个数据信息序列，该数据信息序列被分割成若干长度为K的信息块，并通过运算将每个数据信息块编码成长度为N的编码数据块。在RS码中的码元符号不是二进制而是多进制符号，其中2m进制使用更为广泛。

发表于：2012/6/26

基于XRD4460的CCD视频信号处理电路的设计

本文介绍了一种采用专用CCD视频信号处理芯片和CPLD技术来设计的CCD视频信号处理电路，并采用USB接口技术实现数据传输。电路不仅结构简单，而且调试方便，易于实现。通过USB和CPLD技术对专用CCD视频信号处理芯片的控制，实现了图象亮度与对比度的可编程调节，改善了图象质量，提高了电路的整体性能，同时USB接口传输速率快，且易于计算机连接。因此，该电路可广泛应用于CCD相机系统的设计。

发表于：2012/6/26

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用．并给出了其在RISC8框架CPU核中的下载实例。

发表于：2012/6/26

变参数RS编码器IP核的设计与实现

设计了一种码长可变、纠错能力可调的RS 编码器。该RS 编码器可对常用的RS 短码进行编码, 可做成IP 核, 为用户提供了很大的方便; 采用基于多项式乘法理论GF (2m ) 上的m 位快速有限域乘法的方法,

发表于：2012/6/26

Leon3开源CPU软核的FPGA SelectMap接口配置

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同，本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实 现Virtex系列FPGA的SelectMap接口配置的方法，可将其应用于对FPGA芯片的在线配置。该方法设计成本低，不局限于某一类型的FPGA 芯片，减少了外围分立元件的使用，增强了设计的灵活性。仿真结果表明该设计满足SelectMap接口配置所需控制逻辑要求，可以完成FPGA的并行配 置。

发表于：2012/6/26

基于ARM和FPGA的嵌入式超声探伤系统

基于ARM和FPGA的嵌入式超声探伤系统,进行数字信号处理，利用TCP/IP协议实现C/S模式下的数据传输，实现了超声探伤的跨平台远程监控。嵌入式探伤仪通过多线程技术进行多任务处理，集超声探伤、数据存储、网络通信于一体。

发表于：2012/6/26