头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 赛灵思第一批7系列FPGA目标设计平台亮相DesignCon 2012展会 全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出其首批用于加速 28nm 7 系列FPGA系统开发与集成能力提升的目标设计平台。赛灵思针对 FPGA 系统设计和集成的目标设计平台方法提供了业界最全面的开发套件，包括开发板、ISE 设计套件工具、IP 核、参考设计和 FPGA 夹层卡 (FMC)，能帮助设计人员立即启动应用开发。 发表于：2012/2/1 赛灵思推出首批加速 7 系列 FPGA 设计生产力和系统集成的设计平台 赛灵思在 DesignCon 2012 展会上推出面向 28nm 7 系列 FPGA 的目标设计平台——3 款最新开发套件，其中包括Kintex®-7 FPGA KC705 评估套件、Virtex®-7 FPGA VC707 评估套件，以及 与 安富利电子元件部 （Avnet Electronic Marketing） 联合开发的 Kintex®-7 FPGA DSP 套件。 发表于：2012/2/1 借助赛灵思第二代目标设计平台赢取新的市场 为帮助客户评估最符合需求的 FPGA，并让客户的设计快速启动和运行，赛灵思公司推出了首批三种支持 28nm 7 系列 FPGA 的目标设计平台。其中Virtex®-7 和 Kintex™-7 FPGA 基础套件包括灵活混合信号子卡以及行业标准的 FMC 接插件。除了这些基础套件之外，安富利也推出了 Xilinx® Kintex-7 FPGA DSP 套件，可帮助客户充分利用 FPGA 在多 DSP 任务处理和更快运行速度方面的优势。 发表于：2012/2/1 基于PSoC的CapSense方案可简化电容性触摸感测设计 与传统的机械按钮、滑块和电位计相比，电容性触摸感测技术具有很多优势，并正在迅速成为从移动电话菜单导航到汽车面板显示屏按钮等诸多应用的首选输入技术。本文介绍赛普拉斯公司开发的低成本电容性触摸感测设计方案。 发表于：2012/2/1 基于CPLD的任意波形发生器 任意波形发生器(Arbitrary Wave Generator,以下简称AWG)在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 MSPS (Million Sampling Per Second)12位DAC (Digital Analog Converter)和300MSPS 12位DAC，基于CPLD技术，设计了一种AWG。要产生的波形通过上位机软件设置，然后将波形数据下载到AWG，AWG在CPLD的高速控制电路下将波形数据送高速DAC进行转换形成所要的波形。下面先分析AWG的硬件结构。 发表于：2012/2/1 AD977A在脑电信号采集系统中的应用 由于脑电信号处理一般都是基于数字技术，因此电极采集到的模拟信号经信号调理后，通过A／D转换器转换成数字信号是必不可少的过程。这里提出一种基于FPGA和AD977A的脑电信号数据采集系统，采用FPGA作为信号处理器，并控制模数转换，从而实现高可靠性，高通用性的脑电信号数据采集系统。 发表于：2012/2/1 基于FPGA的高速SDRAM控制器的视频应用 SDRAM(同步动态存储器)是一种应用广泛的存储器，具有容量大、数据读写速度快、价格低廉等优点，特别适合那些需要海量存储器的应用领域，例如视频方面。 发表于：2012/2/1 赛灵思发布 ISE 13.4 设计套件进一步扩展对 7 系列的支持并提升设计生产力 最新版本包含全新 MicroBlaze 微控制器系统，支持二维眼图扫描的增强型调试功能以及面向Artix-7和Virtex-7XTFPGA的部分可重配置功能 发表于：2012/1/31 基于CPLD的高速可程控数字延迟线系统的设计 针对兰州重离子加速器冷却储存环（HIRFL-CSR）踢轨磁铁（Kicker）电源的需要，设计了一种基于可编程逻辑器件（CPLD）的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD芯片的设计并给出了仿真波形。该方案满足了Kicker电源对脉冲进行适当延迟的要求，解决了Kicker电源系统脉冲同步的问题。 发表于：2012/1/31 基于ARM的FPGA加载配置实现方案 基于SRAM工艺FPGA在每次上电后需要进行配置，通常情况下FPGA的配置文件由片外专用的EPROM来加载。这种传统配置方式是在FPGA的功能相对稳定的情况下采用的。在系统设计要求配置速度高、容量大、以及远程升级时，这种方法就显得很不实际也不方便。本文介绍了通过ＡＲＭ对可编程器件进行配置的的设计和实现。 发表于：2012/1/31 <…318319320321322323324325326327…>
