头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 Libero IDE v8.4环境下的FPGA数字系统设计 详细介绍了在Actel公司Libero集成开发环境下，利用各种集成的工具和EDA软件进行FPGA设计的过程和方法。通过具体实例，介绍了通过混合使用VHDL硬件编程语言、SmartDesign、IP核等多种设计手段实现一个双端口RAM的方法，并给出相应的仿真效果。 发表于：2009/8/12 Cadence推出首个TLM驱动式设计与验证解决方案提升基于RTL流程的开发效率 新器件,站点首页,芯片,嵌入式系统,EDA及可编程 发表于：2009/8/11 Cadence推出首个TLM驱动式设计与验证解决方案提升基于RTL流程的开发效率 最新资讯,站点首页,资讯,嵌入式系统,EDA及可编程 发表于：2009/8/11 Altera发布无线基站和远程射频前端设计CPRI v4.1 IP内核 最新资讯,站点首页,资讯,EDA及可编程 发表于：2009/8/10 宏力半导体发布0.13微米嵌入式闪存制程 新器件,站点首页,芯片,EDA及可编程 发表于：2009/8/10 MIPS公开源代码，推动Android 进入数字家庭 厂商新闻,站点首页,资讯,MCU/DSP,嵌入式系统,EDA及可编程 发表于：2009/8/7 基于SOPC的JPEG2000编码器设计 为了满足网络及多媒体领域的应用，JPEG2000的硬件实现具有重要意义。本文提出了一种改进的行式二维小波变换器结构，设计了位平面并行的位平面编码器和四级流水线结构的算术编码器，并将其整合于一个SOPC中，实现了JPEG2000编码系统。整个设计通过Altera公司Stratix II系列的EP2S60F1020C5平台验证，在最高时钟频率98MHz下能达到编码分辨率512*512 灰度图像52frame/s的速度，满足了实时编码的要求。 发表于：2009/8/7 基于Avalon总线的8051MCU IP核的设计 本文设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。 发表于：2009/8/7 一种低存储高速并行小波变换算法的FPGA实现 小波变换是一种自适应的时频分析方法，具有多分辨率的特性，广泛应用于调和分析、图像处理、雷达探测等领域，是最新静态图像压缩标准JPEG2000的核心算法之一。变换本身是一个计算密集型的过程，因此研究该算法的VLSI实现具有极大意义。本文在Altera公司的低成本、高密度Cyclone II系列FPGA上，实现了小波变换的VLSI架构设计，最大化减少了算法对片内存储器的需求，降低了功耗。由于设计能够对图像同时进行行列变换，系统处理速度快，为图像实时处理提供了基础。 发表于：2009/8/7 基于FPGA的实时声源定位 提出了利用2个麦克风基于FPGA的声源定位的方法。具体通过基于相位变换改进的互相关方法成功在低信噪比(10 dB)的噪声环境下完成声源定位。利用同样的算法和硬件结构，可以在1片FPGA芯片上实现5组并行的时域处理的系统，而且每个麦克风的功耗只有77 mW～108 mW。 发表于：2009/8/5 <…506507508509510511512513514515…>
