头条 使用有安全保障的闪存存储构建安全的汽车系统 在现代汽车嵌入式系统中，高度安全的数据存储是必不可少的，尤其是在面对日益高明的网络攻击时。本文将介绍设计师正确使用闪存的步骤。 最新设计资源 基于Nucleus Plus的RLC层定时器的设计[嵌入式技术][其他] 为保证通信系统的正常运行，给出了一种LTE系统协议栈无线链路控制(RLC)层定时器的实现方法。结合Nucleus Plus 操作系统重点介绍了多实例模式下RLC层定时器的实现机制，并改善了操作系统中定时器的重启功能，实现了对定时器的灵活控制。 发表于：2014/1/14 基于双闪存的大容量冲击波超压测试系统[测试测量][其他] 为了解决冲击波超压测试系统的存储容量小、功耗大的问题，设计了一种基于AVR单片机和CPLD的双闪存冲击波超压测试系统。阐述了存储测试方法，设计了负延时模块，通过CPLD对被测量进行高速采集，使用单片机控制两片闪存交替工作的模式来记录被测信号。根据被测信号的频谱选择了传感器，针对该传感器设计了模拟信号调理电路和数字电路。实验证明将系统应用于爆炸现场可完成对冲击波压力信号的检测和存储。 发表于：2014/1/14 基于FPGA的摆臂伺服控制系统设计[可编程逻辑][其他] 摆臂伺服控制系统是大气红外干涉仪的重要组成部分，在分析干涉仪工作原理和伺服控制需求的基础上，给出了一种采用FPGA实现伺服控制、结合典型Ｈ型直流PWM电路，构成数字化摆臂伺服控制系统的设计方法，仿真与实验结果验证了设计的正确性。 发表于：2014/1/14 LDO环路稳定性及其对射频频综相噪的影响[模拟设计][其他] 本文首先简要地介绍了LDO 的噪声来源及环路稳定性对输出噪声的影响；其次，根据调频理论推导出VCO 的相位噪声与LDO 的噪声频谱密度的理论计算关系。在此基础上，为了验证LDO 噪声对射频频综输出相噪的影响，分别采用TPS7A8101 和TPS74401 LDO 评估板给TRF3765 射频频综评估板供电，对比测试这两种情况下的TRF3765 相噪曲线；同时，为了验证LDO 环路稳定性对频综相噪的影响，针对TPS7A8101 评估板的参考电路做出部分修改，并对比测试了电路修改前后的TRF3765 输出相噪。 发表于：2014/1/14 HyperLink编程和性能考量[嵌入式技术][其他] HyperLink 为两个KeyStone 架构DSP 之间提供了一种高速，低延迟，引脚数量少的通信接口。HyperLink 的用户手册已经详细的对其进行了描述。本文主要是为HyperLink 的编程提供了一些额外的补充信息。 发表于：2014/1/14 Altera ArriaGX FPGA入门开发方案[可编程逻辑][其他] Altera公司的ArriaGXFPGA是带有收发器的中端FPGA系列。其收发器速率高达3.125Gbps，您可以利用它来连接支持PCIExpress,千兆以太网,SerialRapidIO,SDI等协议的现有模块和器件。具有同类最佳的信号完整性,是功耗最低的中端FPGA，适用于需要32个支持背板的6.5536Gbps收发器的应用.本文介绍了ArriaGXFPGA主要特性和架构图,以及ArriaVGXFPGA入门开发板主要特性,框图,电路图,PCB元件布局图和材料清单. 发表于：2014/1/14 基于FPGA的多通道生理信号监护仪的设计[可编程逻辑][其他] 提出了一种基于SoPC技术的生理信号监护系统的设计方案，以Altera公司Cyclone II系列EP2C35F672芯片为核心，设计了心电、脉搏波、血氧信号采集和处理模块。基于Nios II嵌入式软核处理器进行应用程序开发，实现了多通道生理信号的24小时实时监控。 发表于：2014/1/13 基于粒子群优化的最小误比特率波束成型设计[通信与网络][其他] 针对最小误比特率准则的多天线波束成型目标函数的多维度、非线性优化难题，提出了粒子群优化算法辅助的最小误比特率波束成型算法，有效地获得了最优的权重向量，解决了最小误比特率优化问题。该方案能够成功地避免陷入局部最优解，而快速收敛于全局最优解。仿真结果表明，直接以最小化系统的误比特率为目标的基于粒子群优化算法的最小误比特率波束成型算法,明显优于传统的最小均方误差波束成型技术。 发表于：2014/1/13 采用MonoDFT测频的单比特接收机性能分析[通信与网络][其他] 单比特数字接收机具有瞬时带宽大、处理实时、灵敏度高、体积小等优点，作为新一代数字瞬时测频接收机，在电子战领域具有广泛用途。主要从理论和实验两个方面对MonoDFT测频算法进行研究，在10 GS/s采样条件下，采用256点MonoDFT可以获得-70 dBm的灵敏度和小于500 ns 的延迟时间。 发表于：2014/1/13 一种低热耗功率的电容降压型直流电源[电源技术][其他] 电容降压型直流电源以体积小、成本低的特点，广泛应用于各类小功率电子设备中。针对传统电容降压型直流电源电路，通过引入一个可控硅器件，并对电路结构进行适当调整，设计出一种新型的电容降压型直流电源。该电源在输出负载变小甚至空载时，均表现出很低的热耗功率特性，从而有效地解决了传统电容降压型直流电源因热耗功率过大而导致的发热问题。该电源结构简单，输出可调，负载变化适应性强。 发表于：2014/1/13 Virtex-7 FPGA Gen3 集成模块Completion timeout机制[可编程逻辑][其他] 任何一种 split 交易协议都存在 Requesters 得不到期望的 Completion 的风险。为了允许 Requesters 使用一种标准方式从这种情况下恢复，规定了 Completion timeout机制。 发表于：2014/1/10 TI AM335x ARM Cortex-A8微处理器开发方案[嵌入式技术][其他] TI公司的M335x系列是基于ARMCortex－A8的微处理器,具有增强的图像和图形处理,外设和工业接口如EtherCAT和PROFIBUS,支持Linux和Android高级操作系统(HLOS),包括用于3D加速的POWERVRSGX图像加速器,主要用在游戏机外设,家庭和工业自动化,智能销售系统,打印机,高挡玩具,消费类医疗设备和衡器.本文介绍了AM335x系列产品主要特性和框图,以及AM335x评估板TMDSSK3358主要特性,框图,电路图和材料清单. 发表于：2014/1/10 基于FPGA的雷达信号源设计[可编程逻辑][其他] 介绍了直接数字频率合成（DDS）的基本原理，并基于Xilinx公司的FPGA设计出产生连续波、重频参差抖动、频率捷变、线性调频以及二相编码等雷达信号的系统方案。实验结果表明，该设计灵活且性能良好，具有广泛的应用前景。 发表于：2014/1/10 多态并行处理器中的SIMD控制器设计与实现[嵌入式技术][其他] 设计和实现了一种多态并行处理器中的SIMD控制器。为满足图像并行处理的需要，以实现高效的数据级并行计算为目标，采用状态机实现了行、列、簇控制器的设计，完成了SIMD指令的发送、数据的加载和远程数据的传输。在阵列机上分区并发实现了SIMD和MIMD两种计算模式，能够实现两种计算模式的切换。专用的硬件电路设计提高了该处理器处理并行数据的能力。 发表于：2014/1/10 基于FPGA的雷电定位系统高精度时标设计[可编程逻辑][其他] 介绍了一种基于到达时差法（TOA）的雷电定位系统中高精度时间标记产生方法。目前全球定位系统（GPS）可以提供协调世界时（UTC）和精度达微秒乃至纳秒级的秒脉冲（PPS）。在雷电定位过程中，不同探测站需要对采集到的闪电辐射脉冲进行时间标记以确定雷电信号到达各站之间的时间差，并由多站定位算法得到闪电发生的位置。该时标系统采用Altera公司的FPGA 芯片EP2C8Q208和U-BLOX公司的GPS芯片NEO-6M实现，其时间标记精度可达1 μs。 发表于：2014/1/10 <…756757758759760761762763764765…>
