吉比特里所码和卷积码级联译码器设计

吉比特里所码和卷积码级联译码器设计[微波|射频][通信网络]

针对60-GHz无线个域网，提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中，里所码和卷积码分别作为外码和内码，通过交织器级联。采用基于Viterbi算法的8路并行卷积译码结构和基于RiBM算法的里所码译码结构，实现了超高速级联译码器。在TSMC 0.13 μm CMOS工艺下，该译码器以0.135 nJ/bit和5.19 mm2的能耗资源开销实现了高达2 Gb/s的吞吐率。

发表于：2015/3/11 下午3:36:00

SDRAM在图形生成电路中的应用

SDRAM在图形生成电路中的应用[可编程逻辑][航空航天]

针对机载座舱显示器对高分辨率图形实时生成与显示的应用需求，提出了一种基于SDRAM帧存的图形生成电路实现方法。该方法以DSP作为图形处理器执行图形运算算法，以FPGA作为协处理器，对SDRAM帧存采取乒乓操作方式进行图形数据缓冲处理，实现了图形的实时生成。运用该方法只需两片SDRAM器件即可实现分辨率高达1 600×1 200的图形数据的实时生成与显示处理；对时序参数和接口逻辑做少许修改，可生成多种分辨率图形画面。

发表于：2015/3/11 下午3:27:00

一种适用于降压DC-DC的改进型电流检测电路

一种适用于降压DC-DC的改进型电流检测电路[电源技术][汽车电子]

基于电流模式控制能够较好地改善DC-DC的性能，设计一种适用于降压DC-DC的改进型电流检测电路，所提出的电流检测电路提高了电流感应的速度和精度。通过对电路的理论分析与设计，采用SMIC 0.18 μm CMOS工艺模型，利用Cadence工具对电路进行仿真验证，所提出的电流检测电路在负载电流为50 mA～500 mA时都能够达到96%的效率以及小于40 ns的建立时间。在开关频率为2 MHz时，输入电压范围为2.5 V～4.2 V，所需电感值为4.7 μH，电容值为10 μF，输出电压纹波小于18 mV。

发表于：2015/3/10 下午1:02:00

基于FPGA的高速数据存储系统优化设计

基于FPGA的高速数据存储系统优化设计[可编程逻辑][航空航天]

针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题，提出Flash的并行存储方案，采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍，即60 MB/s；对控制单元FPGA内部双端口RAM的逻辑设计进行改进，解决了数据存储异常的现象。在数据回收方面，提出了多备份的设计思想和备用读数接口的设计方案，已在工程应用中得到成功实践，验证了该数据记录装置的可靠性。

发表于：2015/3/10 下午12:51:00

基于2SC0535的大功率IGBT驱动保护电路设计

基于2SC0535的大功率IGBT驱动保护电路设计[电源技术][汽车电子]

对2SC0535的驱动特性给出了详细介绍，分析了其短路保护、有源钳位、电源欠压保护以及隔离的DC/DC变换器的实现原理，并设计了基于2SC0535的3 300 V/1 200 A IGBT驱动保护电路。最后给出了该驱动电路的实验波形，验证该设计良好的驱动保护性能，适合要求高可靠性的工业和牵引应用领域。

发表于：2015/3/6 下午1:47:00

飞行显示器数据处理单元设计与实现

飞行显示器数据处理单元设计与实现[嵌入式技术][航空航天]

为了满足小型通用飞机对飞行显示器性能、功耗、体积、成本等多方面的要求，实现了一种基于双处理器的飞行显示器数据处理单元。首先介绍了小型通用飞机对飞行显示器的设计需求，其次详细描述了飞行显示器的系统结构和数据处理单元的软硬件实现，最后通过典型主飞行显示界面的实现，验证了数据处理单元的功能。验证结果表明，该数据处理单元具有处理能力强、集成度高、功耗低和扩展性强的特点，具有广泛的应用前景。

发表于：2015/3/6 下午1:38:00

基于FPGA的新型TOF图像传感器驱动设计

基于FPGA的新型TOF图像传感器驱动设计[可编程逻辑][汽车电子]

结合3D-TOF(Time of flight)图像传感器的特点与应用背景，以德国PMD Tec的一种TOF芯片- PMD PhotoICs?誖19K-S3为例阐述TOF传感器的工作原理并分析其驱动时序。以Xilinx公司的FPGA为开发平台，用Verilog完成驱动时序的设计并进行仿真。经过验证，上位机能够正确显示出传感器采集到的深度（Depth）数据。

发表于：2015/3/3 下午4:09:00

声纹认证前端音频预处理SOPC设计

声纹认证前端音频预处理SOPC设计[嵌入式技术][其他]

针对声纹身份认证一体化设计需求，基于SystemVue和Quartus II平台，利用DSP Builder技术，在EP2C35F芯片上完成了用于声纹特征提取的前端音频预处理模块的SOPC设计。主要通过SystemVue设计数字音频滤波器参数，然后结合Simulink平台完成基于线性相位结构和分布式(DA)算法的低通滤波器结构设计，最后通过Signal Compiler转换为HDL语言完成设计。实验结果表明，系统可以有效限制音频信号的带宽，减少带外噪声；利用DSP Builder设计具有线性相位结构和DA算法的滤波器，设计周期短，占用逻辑资源少，其运算速度有很大提高；MATLAB理论计算也验证了设计的正确性。

发表于：2015/3/3 下午4:00:00

中频数字接收机在SoC上的实现

中频数字接收机在SoC上的实现[嵌入式技术][通信网络]

为了提高中频数字接收机的工作性能和小型化设计，基于Altera公司提出的SoC架构完成了中频数字接收机系统设计，主要实现数字下变频、频谱分析、ITU参数测量、场强计算、音频解调、系统配置等功能，并且搭建监测环境对接收机系统进行测试。实验结果表明，所设计的接收机性能满足要求，并快速地返回信号监测数据。

发表于：2015/3/2 下午4:55:00

基于ARM的波浪浮标设计

基于ARM的波浪浮标设计[嵌入式技术][工业自动化]

针对波浪的频率提取，提出了基于ARM与Linux系统的波浪浮标。以32位SP5V210作为核心处理器，扩展了加速度传感器模块、GPS定位及GPRS网络传输模块。借助希尔伯特算法对采集到的加速度进行分解和计算，推算出波浪的瞬时频率；对角加速度进行卡尔曼滤波之后将其积分，获取浮体姿态角。最终将所需要的数据通过GPRS网络发送回监控中心。试验证明系统能够有效地实现瞬时频率的计算，保证各数据采集与发送的准确性与可靠性。

发表于：2015/3/2 下午4:41:00