头条 智能背景下的雷达通信电子对抗一体化技术 在人工智能技术兴起的大背景下,本文针对雷达通信电子对抗一体化技术进行了分析研究,梳理了一体化技术概念,讨论了一体化技术在此背景下的实现意义,总结分析了国内外一体化系统发展状况,重点围绕一体化波束、一体化信号设计两方面阐述了主要技术研究现状,对一体化技术的实现要点进行了归纳讨论,探讨了从认知到智能化的技术发展趋势,并简单列举了无人驾驶场景下一体化技术的影响,指出一体化智能系统实现的可能方式,最后展望了一体化技术实现前景。 最新视频 【视频】德州仪器:C6-Integra DSP+ARM平台——引领创新的机器视觉应用 机器视觉是计算机视觉在工业中的一个分支,它在工业中的主要用途是图像捕捉以及图像实时分析,主要应用于半导体工业和消费品质量检测行业,譬如视觉系统控制器、智能相机等。针对机器视觉系统体积小、低成本以及低功耗的要求,TI的C6-Integra C6A81x DSP+ARM 系列提供了完善的解决方案。 发表于:8/9/2011 【视频】使用PlanAhead进行网表分析与ChipScope内核插入——PlanAhead学习系列5 PlanAhead 拥有广泛的功能,能够帮助设计人员成功实现设计收敛。其中包括具有综合交叉探测功能的 GUI,能够帮助您进行设计分析、跟踪时序冲突以及 DRC 等问题,然后再将问题追根溯源到原理图、网表以及约束条件。使设计人员能够对 pblock 以及单元例程的位置约束等物理约束条件进行实验。此外,PlanAhead 还能够自动插入 ChipScope 调试内核,以更好地调试运行于器件之上的设计后实现比特流。 发表于:8/8/2011 【视频】使用PlanAhead进行RTL与IP的设计入门——PlanAhead学习系列4 PlanAhead 软件可为创建和验证 Verilog 或 VHDL 中的 RTL 设计提供综合而完整的平台,如能够贯穿内核生成器 (CORE Generator) 集成的整个过程使用 Xilinx IP 目录。PlanAhead 包含 RTL 技术视图,在其中可快速浏览 RTL 资源,进而充分了解原理图、资源以及功耗估算情况。通过集成 XST 实现对综合流程的管理。PlanAhead 与 ISE 仿真器相集成,能够对 HDL 代码与 IP 以及各种设计状态进行行为和功能验证。此外,PlanAhead 还能够自动插入 ChipScope 调试内核,以更好地调试运行于器件之上的设计后实现比特流。 发表于:8/8/2011 【视频】使用PlanAhead进行综合与实现管理——PlanAhead学习系列3 PlanAhead 软件包括一套有助于 HDL 实验的开发工具、工具选项以及布局规划流程,能够成功实现设计收敛。通过管理多个进程,PlanAhead 使您能够根据用户指定的策略或出厂默认的预定义策略执行多个进程。在 Linux 环境中,PlanAhead 软件能够提供在远程主机上执行并行运行的能力。 发表于:8/8/2011 【视频】使用PlanAhead创建项目工程和源文件管理——PlanAhead学习系列2 PlanAhead提供了一个 RTL 到比特流设计流程,具有新的改进用户界面和项目管理功能。借助于 PlanAhead 软件,您可以通过查看实现和时序结果轻松地分析关键逻辑,并且利用布局规划、约束修改和多种实现工具选项进行有针对性的决策,从而提升设计性能。它具有大量的设计探索与分析特性,能够帮助您在 RTL 编码和综合与实现之间的进行折中。通过整合 ISE 项目浏览器(Project Navigator)而变得方便使用,PlanAhead 软件扩展了逻辑设计流程方法,能够帮助您通过布局规划、多个实现进程、层次化探索、快速时序分析和基于模块的实现来发挥设计的最大优势。 发表于:8/3/2011 【视频】PlanAhead设计分析工具学习系列1——简介 PlanAhead提供了一个 RTL 到比特流设计流程,具有新的改进用户界面和项目管理功能。借助于 PlanAhead 软件,您可以通过查看实现和时序结果轻松地分析关键逻辑,并且利用布局规划、约束修改和多种实现工具选项进行有针对性的决策,从而提升设计性能。它具有大量的设计探索与分析特性,能够帮助您在 RTL 编码和综合与实现之间的进行折中。通过整合 ISE 项目浏览器(Project Navigator)而变得方便使用,PlanAhead 软件扩展了逻辑设计流程方法,能够帮助您通过布局规划、多个实现进程、层次化探索、快速时序分析和基于模块的实现来发挥设计的最大优势。 发表于:8/3/2011 【视频】C6-Integra DSP+ARM处理器——OMAP-L1x节能特性 OMAP-L1x有很多专为节能而设计的模块。OMAP-L1x 应用处理器包括 ARM9 和 ARM9+DSP 架构。它们提供用于联网的各种外设,并运行 Linux 或 DSP/BIOS™ 实时内核以实现操作系统灵活性。 该产品系列还与 TMS320C674x 和 C640x 产品系列中的各种器件引脚兼容。功耗范围从 8mW(待机模式)至 400mW(总功耗)。 发表于:8/2/2011 【视频】先睹为快:业界第一款28-Gbps FPGA 初步了解Altera的运行速率高达28 Gbps的高性能Stratix V FPGA。您可以看到在28 Gbps运行PRBS-31测试码型的发送眼图,了解28 Gbps接收器性能以及了解收发器体系结构,它实现了高性能、高功效以及高可靠性。 发表于:7/28/2011 【视频】在下一代定制设计中使用软核MIPS处理器的5个原因 最新推出的MP32是业界的第一款100% MIPS2.0体系结构兼容软核处理器,它针对Altera FPGA进行了优化。MP32处理器采用了MIPS软件和工具辅助系统,支持用户使用WindRiver VxWorks实时操作系统和Wind River工作台软件开发套装。我们相信,这可以帮助用户利用丰富的软件和工具MIPS辅助系统,以及Altera的嵌入式知识产权(IP)内核以及Qsys系统集成流程,定制开发其嵌入式系统。MP32还加速了高度集成的低成本、低功耗MIPS定制嵌入式系统的开发。 发表于:7/28/2011 【视频】MCSDK—发掘TI多核处理器的全部潜能 德州仪器(TI)新推出的多内核软件开发套件(MCSDK)可提供集成度高且通过全面测试的通用软件层,从而使客户不必完全从头开始对这些软件层进行开发。MCSDK高度集成了对SYS/BIOS 等实时操作系统的支持。 发表于:7/26/2011 «…67686970717273747576…»