头条 技术突破加速实用容错量子计算机面世 在人类探索计算极限的漫长征途中，一场静默却深刻的革命正在悄然酝酿。就在数年前，学界普遍认为，真正能破解复杂化学反应、革新材料科学乃至颠覆现代加密体系的“实用容错量子计算机”，仍需等待数十年之久。然而，随着技术突飞猛进，这一曾经遥不可及的梦想，正加速向我们走来。几年前，如果有人提出“量子计算在十年内将迎来实用突破”，这样的说法很可能会被轻易否定。如今，这种预期正成为新常态。图为牛津离子公司的量子计算机芯片。 最新资讯 SHMT技术推动计算变革：不动硬件，速度翻番、能耗减半 在第 56 届 IEEE / ACM 微体系结构国际研讨会上，美国加州大学河滨分校（UCR）的研究人员展示了一种全新的方法，可以实现计算速度翻番、能耗减半的效果。 发表于：2024/2/26 中国成功发射通信技术试验卫星十一号 中国成功发射通信技术试验卫星十一号 发表于：2024/2/26 纳芯微推出NSI22C1x系列隔离式比较器 2024年2月21日，上海 —— 纳芯微宣布推出基于电容隔离技术的隔离式比较器NSI22C1x系列，该系列包括用于过压和过温保护的隔离式单端比较器NSI22C11和用于过流保护的隔离式窗口比较器NSI22C12。NSI22C1x系列可用于工业电机驱动、光伏逆变器、不间断电源、车载充电机的过压、过温和过流保护，在提升系统可靠性的前提下，支持更高功率密度的系统设计，同时简化外围电路，相比传统分立方案，可将系统保护电路尺寸缩小60%。 发表于：2024/2/26 中国科学家开发“超级光盘”，全球首次实现Pb量级光存储 中国科学院上海光学精密机械研究所（以下简称“上海光机所”）与上海理工大学等科研单位合作，研究团队利用国际首创的双光束调控聚集诱导发光超分辨光存储技术，实验上首次在信息写入和读出均突破了衍射极限的限制，实现了点尺寸为54nm、道间距为70nm的超分辨数据存储，并完成了100层的多层记录，单盘等效容量达Pb量级。这对于我国在信息存储领域突破关键核心技术、实现数字经济可持续发展具有重大意义。相关研究成果于2月22日发表在《自然》（Nature）杂志。 发表于：2024/2/23 Dolphin Design宣布首款支持12纳米FinFet技术的硅片成功流片 这款测试芯片是业界首款采用12纳米FinFet（FF）技术为音频IP提供完整解决方案的产品。该芯片完美结合了高性能、低功耗和优化的占板面积，为电池供电应用提供卓越的音质与功能。这款专用测试芯片通过加快产品上市进程、提供同类最佳性能、及确保稳健的产品设计，坚定客户对Dolphin Design产品的信心，再度证实了Dolphin Design在混合信号IP领域的行业领先地位。 发表于：2024/2/22 Arm新产品可加速创建定制数据中心芯片 Arm发布了一套新的芯片制造蓝图，据称可以将开发数据中心处理器所需的时间缩短至不到一年。 Arm的底层技术广泛应用于半导体行业，几乎为世界上所有智能手机提供支持，该公司一直致力于从英特尔和AMD手中夺取数据中央处理器或CPU的市场份额。 发表于：2024/2/22 联发科新一代卫星测试芯片将于MWC 2024亮相 联发科今日发布公告，将于 2024 世界移动通信大会（MWC 2024）期间，以“Connecting the AI-verse”为主题展示一系列技术与产品。 展示内容涵盖 Pre-6G 非地面网络（NTN）卫星宽带、6G 环境计算、物联网 5G RedCap 解决方案、5G CPE 实机功能、端侧实时生成式 AI 视频创作应用以及 Dimensity Auto 车用生态合作成果，并将于现场展出多款由联发科芯片赋能的国际品牌设备。 发表于：2024/2/22 英伟达数据中心收入增400% 2月21日美股收盘后，英伟达发布了第四季度财报。 英伟达财报显示，第四季度销售额达221亿美元，同比增长265%，其中数据中心收入增长409%，达到184亿美元，净利润达122.9 亿美元，同比增长769%。 发表于：2024/2/22 2023年中国PCT专利申请量排名：华为“断崖式”第一 近日IPRdaily与incoPat联合发布的2023年中国企业PCT国际专利申请排行榜显示，华为以7822件的申请数量“断崖式”第一。 发表于：2024/2/22 一种用于频率驾驭系统的快速捕获锁相环设计 锁相环是一种能够完成两个信号相位同步的负反馈控制系统，其滤波作用可以使其通频带很窄，且自动跟踪输入频率，因此锁相环常用于原子钟、频标驯服系统以及时间同步系统中，是通信、卫星导航以及电子测量系统的重要组成部分。锁相环中相位噪声和捕获时间是两个相互制约的指标，在减少锁相环捕获时间的同时抑制相位噪声是目前锁相环技术研究中的重要问题之一。针对这一问题，基于模拟锁相环的基本理论和构成，根据环路带宽和捕获时间的数学关系，设计出一种辅助捕获电路，并应用于铷铯组合钟的频率驾驭模块。此电路可根据检相输出信号动态调整环路滤波器的阻值以改变环路带宽，从而实现快速捕获。实验表明，所设计的快速捕获锁相环的捕获时间为5.71 ms@1 Hz，锁相环输出信号杂波抑制优于-90 dBc，谐波抑制优于-55 dBc。 发表于：2024/2/21 <…247248249250251252253254255256…>
