头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 Xilinx 在 ARM TechCon 2015 展示其实现产业大趋势发展的强大实力 2015年11月12日， 北京——赛灵思于 2015 年 11 月 10 日至 12 日在加利福尼亚州圣克拉拉会议中心举行的 ARM® TechCon 2015 大会上通过一系列演讲与演示展示了其业界首款 16nm All Programmable MPSoC（即 UltraScale+™ MPSoC）。赛灵思推出的解决方案突出展现了其实现产业大趋势发展的强大实力。 发表于：11/14/2015 工程师十年总结：LED设计经典问题解答 通过十多年对LED设计的潜心研究和学习。本人收集了LED应用设计中一些经典性的基础问题分享给大家。其中涉及到内容有单个LED的流明效率与用LED 作光 源构成的灯具的流明效率异同分析，LED的结温原理及结温升高会对LED产生的影响问题，静电破坏的原理以及列举一些类型的LED容易受静电破坏导致失 效，探讨LED路灯防雷能用一个压敏电阻的问题，解读设计高品质LED驱动电路的方法和选择和设计LED驱动电源时要考虑哪些因素等问题。 发表于：11/12/2015 基于VHDL的汉明码编解码器实现 介绍了汉明码的原理，分析了汉明码编码、解码电路设计思路。利用VHDL语言设计（7，4）汉明码编解码器并通过Quartus II仿真平台进行仿真验证，最后下载到FPGA芯片EP1K30QC208-2实现了汉明码编解码电路。仿真及实验结果证明，该方法实现的汉明码编解码电路方案正确，并具有速度快、修改方便、可移植性好等优点。 发表于：11/5/2015 实时阵列信号处理系统设计 根据实际项目需求设计了一种实时阵列信号处理系统，采用多路高速光纤作为数据输入、输出接口；4片处理器组成互联的拓扑结构，任何两片处理器之间都可以互相传送数据，多片处理器可同时对数据进行高速处理；系统配备了大容量存储器，可满足大量数据的存储要求；采用两片现场可编程门阵列器件对系统接口、时序进行控制；为每片处理器分配了处理任务，并对信号处理算法运行时间及数据传输时间进行评估。该系统已在实际项目中运行，充分满足项目要求，运行稳定，验证了本系统设计的可行性。 发表于：11/3/2015 基于AES的可重构加密系统的FPGA设计 针对传统软件加密方法在速度和资源消耗上的不足，提出了基于AES高级加密标准的硬件设计方案。采用了目前流行的EDA技术，在FPGA芯片上实现一种可重构的加密系统，利用硬件描述语言实现加密算法中的移位、S盒置换函数、线性反馈移位寄存器等功能，设计输入、模型综合、布局布线、功能仿真都在Altera公司的Quartus II开发平台中完成，产生的下载文件通过Cyclone系列的FPGA芯片进行测试。实验结果表明，该系统具有独特的物理安全性和高速性。 发表于：11/2/2015 莱迪思半导体与Leopard Imaging携手推出适用于工业应用的USB 3.0摄像头 适用于工业应用的全新USB 3.0摄像头模块采用莱迪思的MachXO3™ FPGA和USB 3.0传感器桥接参考设计 MachXO3 FPGA可提供高达900 Mbps的I/O速率，可将高质量视频图像按照任何所需的格式进行转换，无需牺牲视频系统的整体性能 发表于：10/31/2015 当自动驾驶汽车遇上道德抉择 该文锁定一个棘手的问题：“当遭遇无可避免的事故，自动驾驶汽车的反应该如何被编程？自动驾驶车辆是否该将人命的损失减到最小，甚至意味着得牺牲车上乘员？或者是它应该要不计代价保护所有的乘客？它该在这两个极端中随机做选择吗？” 发表于：10/29/2015 基于压缩感知的低能耗图像传感器节点研究 在无线多媒体传感器网络中，多媒体传感器节点的能耗问题是限制其应用和发展的重要因素。从图像编码复杂度和编码压缩率方面对节点的能耗进行分析，研究基于压缩感知（CS）的图像编码理论和节点的能耗模型。然后结合能耗模型，通过实验仿真分析DCT-CS图像编码方案和JEPG图像编码方案的图像编码和传输总能耗。实验结果表明，相比于JPEG方案，DCT-CS方案能够降低节点的总能耗。最后，在STM32F103和CC2530硬件平台上完成基于DCT-CS编码的图像传感器节点软、硬件设计，以达到降低节点能耗的目的。 发表于：10/20/2015 基于FPGA同步时钟测量系统的研究及实现 为精确地测量煤矿探水雷达的发射机与接收机之间同步时钟信号的时间差，设计和实现了基于FPGA的高精度同步时钟信号时间差测量系统。提出了一种利用脉冲计数法和量化延时法相结合的精密测量新方法，最高分辨率为200 ps。测试和实验结果表明，该系统能够精确地测量同步时钟信号的时间差，并能让时间差在LCD上显示，进行存储和在上位机上绘制曲线，该系统对同步时钟信号的时间差进行矫正起了很大的作用，已经用于煤矿探水雷达同步时钟信号的测量中。 发表于：10/20/2015 4模集合余数系统比例变换 数值缩放(scaling)和奇偶检测等的高效VLSI实现已经成为剩余数系统(RNS)研究的瓶颈问题。该文基于4模集合{2n，22n+1，2n+1，2n-1}，在新中国余数定理的基础上，提出了该模集合优化的2n比例变换优化算法，并基于VLSI实现其硬件结构。分析结果表明,该2n比例变换的VLSI实现具有更好的面积和功耗特性。 发表于：10/20/2015 «…178179180181182183184185186187…»
