头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 Altera荣获年度EE Times/EDN ACE奖 2015年7月28号，北京——在2015年7月21号加州圣克拉克举行的嵌入式系统大会的EE Times和EDN 2015 UBM Canon电子行业年度创造奖(ACE，Annual Creativity in Electronics)颁奖典礼上，Altera公司(Nasdaq: ALTR)优秀的参考设计获得了ACE一等奖。Altera由于其工业4.0应用的单芯片、支持云计算的可编程逻辑控制器(PLC)参考设计而获得最优产品：参考设计类这一最高荣誉。ACE奖最优产品类表彰2014年度面市的前沿技术。 发表于：7/29/2015 Xilinx 宣布Vivado设计套件开始支持16nm UltraScale+产品早期试用 2015年7月24日，中国北京 - All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布，Vivado®设计套件开始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在内的16nm UltraScale™+产品组合的早期试用。该Vivado早期试用版工具已与UltraScale+ ASIC级可编程逻辑进行了协同优化，能够充分发挥量产级UltraScale+器件的优势，进而利用整个目录中的SmartCORE™和 LogiCORE™ IP。 发表于：7/28/2015 基于电磁波反射的协作SR-ARQ协议发送端延时分析 分集技术可以有效地提高无线通信系统的抗衰落性能，提出了一种基于反射的协作分集有限状态Markov模型，解决使用中继带来的大量消耗资源的问题，给出了选择式合并和最大比值合并的合并下的延时分析，并对最大比值合并方式进行仿真。 发表于：7/27/2015 一种数字陀螺中Σ-Δ DAC的数字调制器设计和验证 采用单环级联分布式前馈结构(CIFF)设计并实现了一款三阶四比特量化的Σ-Δ数字调制器。噪声传递函数通过局部反馈技术进行了零点优化，并且对各系数进行CSD(Canonical Signed Digit)编码优化。系统建模仿真结果得到SNDR为120.3 dB，有效位数(ENOB)为19.7位。针对多位量化适配问题，采用数据加权平均(DWA)算法对误差进行噪声整形，以减小失配引起的非线性误差。利用增加单元DAC的方法，对DWA算法进行改进，解决了其在直流或低频周期信号下会产生杂波的问题，并对其进行系统建模与仿真。最后利用FPGA验证了IDWA-DAC系统模型的正确性，这种结构能够有效提高动态范围，满足设计要求。 发表于：7/27/2015 一种应用于生物识别领域的AES算法 生物识别技术已广受重视，利用AES加密算法对生物识别过程中的特征模板进行加密可以大大提高生物识别技术的安全性。为提高AES加密算法的吞吐率，使其更好地应用于生物识别领域，以FPGA为实现主体，采用串行缓存结构，充分利用FPGA并行处理的特点，成功实现了一种大吞吐量的AES算法。最后在Xilinx的XC7A200T芯片上对算法进行了验证，经计算其理论吞吐量可以达到30.3 Gb/s。 发表于：7/27/2015 基于安路FPGA的双端口千兆以太网视频传输卡 本文介绍了一种使用ANLOGIC(上海安路信息科技有限公司) AL3 FPGA实现的基于千兆以太网的实时视频传输系统。本文首先对AL3 FPGA的特点，KSZ9031RNX千兆PHY芯片和视频传输带宽计算等进行了简要介绍，然后详细描述了系统硬件架构和FPGA程序架构，通过采用乒乓式的页模式访问SDRAM解决视频缓存带宽瓶颈，实现了1080P 30帧/秒的实时视频传输。 发表于：7/27/2015 2015 Altera亚洲创新设计大赛获奖名单 经过激烈的角逐，2015亚洲创新设计大赛共评选出特等奖4名、一等奖6名、二等奖4名，三等奖6名。其中，湖北大学的“30秒速解魔方机器人”在公投环节以两票领先的优势当选本届亚洲创新设计大赛的两岸总冠军。 发表于：7/25/2015 2015 Altera亚洲创新设计大赛完美收官 7月11日～12日，由Altera和友晶科技联合主办的2015亚洲创新设计大赛终于在武汉落下帷幕。本届大赛吸引了500多支队伍报名参赛，通过分赛区的比拼，最后共有16支队伍带着他们的精彩作品来到现场，参加最后的角逐。 发表于：7/25/2015 基于粒子群算法的交通干线协调控制的研究 目前各大城市交通拥堵的一个重要原因是交通控制仍然为单点控制，未能实现协调优化。基于此，提出一种基于粒子群优化的干线交通总延误最小协调控制方法。首先，通过对城市交通干线协调控制进行数学抽象，建立干线交通双向绿波控制总延误模型。其次，依据总延误模型的特征，设计了一种利用历史最优共享的粒子群算法(VSHBPSO)。接着，对干线总延误模型进行优化，以总延误最小为目标，得出相位差、绿信比的最优解，进而获得交通信号相位的动态配时策略。最后以秦皇岛市交通干线为例进行仿真实验，实验结果表明，优化后的交叉口配时方案比传统的定时控制方案减少了43.1%的延误时间，有效提高了干线通行效率。 发表于：7/23/2015 基于FPGA的通用PCM测试系统设计 遥测系统中，使用大量、种类繁多的数据综合设备将不同种类、不同通道的有用信息综合、编码为PCM流。为满足种类繁多的数据综合设备的测试需求，研制了基于FPGA的通用PCM测试系统，实现对具有不同码型、码速率、帧结构以及接口等的数据综合设备的功能测试。系统功能强大，使用灵活方便。 发表于：7/23/2015 «…188189190191192193194195196197…»
