头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 基于FPGA的数字高清CMOS遥感成像技术 为得到高质量的数字高清遥感图像，设计了一种基于FPGA的CMOS遥感成像系统。首先阐述了以FPGA为主处理器的硬件平台结构，然后从模块化的角度详细介绍了如何用FPGA器件实现硬件系统的数字功能并得到高质量的遥感图像，这些内容主要包括主控制接口、传感器接口、图像预处理、DDR2控制、数字视频合成等模块。通过软件仿真和硬件测试，验证了设计方案的正确性和有效性。 发表于：7/23/2015 基于FPGA的电子变焦系统设计 针对数码相机、手机等移动设备的特点，提出一种基于高分辨率传感器的无损电子变焦模型，该模型同时克服了光学变焦模型和传统电子变焦模型的缺陷，输出图像可以达到光学变焦的效果。针对图像在缩放过程中的混叠现象，提出一种基于FPGA的抗混叠滤波和双线性插值相结合的图像缩放算法。通过MATLAB仿真表明，该算法得到的图像质量较高,硬件实现简单。 发表于：7/23/2015 基于DSP+CPLD的电动舵机控制系统的设计 设计了一个基于DSP+CPLD的电动舵机控制系统。硬件电路包括控制器、驱动电路、信号检测电路以及保护电路，完成了对各部分电路的检测，同时采用了PI控制算法，并对参数进行了调整。采用DSP和CPLD相结合的主控单元，简化了DSP的外围电路，减少了DSP消耗的运算资源，并充分运用了CPLD编程的灵活性。实验结果表明，该电动舵机控制系统运行可靠、稳定，具有较强的实用性。 发表于：7/23/2015 带残余补偿的外推冲激响应低成本FIR滤波器实现 基于带残余补偿的外推冲激响应设计技术，利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数，有效降低了FIR滤波器常系数乘法的复杂度，并通过残余补偿降低滤波器阶数，同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗，适用于低成本数字系统设计。 发表于：7/21/2015 IDT 公司通过新增额外的支持PCIe 时钟输出的器件扩展VersaClock 5 产品系列 美国加利福尼亚州圣何塞，2015 年7 月14日 - IDT 公司（ IDT ®）（NASDAQ：IDTI）今天宣布扩展其 VersaClock 5 系列可编程时钟发生器，新推出的器件可简化设计中 PCIe 时钟的产生，同时提供VersaClock 产品系列众所周知的灵活输出。高性能VersaClock 5 系列的新成员具有专属的低功耗HCSL （ LP-HCSL）输出，通过为PCIe 设计提供一个集成式的时钟产生和分配方案能够减少电路板空间，并降低物料成本 （BOM ）。 发表于：7/14/2015 基于改进DDS算法的任意信号发生器设计 针对传统直接数字频率合成（DDS）算法存在的幅度量化误差、相位截断误差问题，提出了一种混合利用信号对称性+Sunderland构造对数据ROM进行压缩的方法，用来增大数据ROM的存储量，同时采用改进型相位抖动注入法抑制相位截断误差。硬件电路部分设计了幅频校正电路，对信号进行校正，保证了信号幅度的稳定输出。测试结果表明，信号发生器可以输出高速、稳定、低衰减、低杂散的任意波形，输出信号频率范围为1 MHz~30 MHz，幅度峰峰值为40 mV~6.7 V。 发表于：7/14/2015 Diodes 0.2A功率开关可承受热插拔USB负载 新功率开关系列提供0.4A电流限制以及从2.7V到5.5V的供电电压范围，并具有最高达0.2A的连续负载电流额定值。其它保护功能包括0.4ms升降控制时间，可支持电脑计算、通信和消费性电子设备与外围设备之间的热插拔连接。此外，欠压闭锁和反向电流阻断功能有效保护输入电源，热保护功能则防止集成电路在重载或短路故障的情况下受损。 发表于：7/13/2015 用于压缩感知的DMD控制系统设计 基于数字光处理(DLP)的数字微镜器件(DMD)灰度控制主要针对视频应用，故帧频较低，只有约60～120 Hz，而用DMD实现的伯努利矩阵作为压缩感知测量矩阵，是0-1二值矩阵，不需要灰度控制，且帧频要求通常在数千帧每秒。研制了基于Xilinx公司Virtex-5 FPGA的DMD控制系统来实现伯努利矩阵，系统由随机数发生器(RNG)、DDR2 SDRAM控制器、DMD控制器等模块组成。随机数发生器产生的随机数存储在DDR2 SDRAM中，实现与DMD的高速数据传输。经验证，该系统可实现二值高速显示，帧频可达到2 kHz。 发表于：7/13/2015 基于PCIe总线的卫星导航信号传输系统设计 为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求，设计了一种基于PCIe总线的传输系统。该系统以Virtex-5 FPGA为核心控制器件，以DMA方式通过4通道PCIe接口传输导航卫星数据。详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法。经过测试与验证，系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求。 发表于：7/9/2015 载荷侧摆条件下卫星点波束覆盖区域算法研究 针对卫星斜视时地面覆盖区域确定问题，提出了一种利用卫星波束侧摆角、偏移正东方向旋转角度和星下点确定卫星波束中心的算法。通过卫星的侧视角度确定圆锥面，利用站心坐标系中波束的旋转角确定唯一的圆锥母线作为波束中心线，进而得到卫星波束中心与地球的交点，从而确定卫星的覆盖区域。 发表于：7/8/2015 «…189190191192193194195196197198…»
