头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 Altera的Arria 10版Quartus II软件为立即开始20 nm设计提供支持 Altera公司(Nasdaq: ALTR)今天发布了Arria 10版Quartus II软件，这是业界第一款支持20 nm FPGA和SoC的开发工具。基于TSMC 20 nm工艺技术，Arria 10 FPGA和SoC性能比目前的高端FPGA高出15%，功耗比以前的中端器件低40%，重塑了中端FPGA和SoC。客户现在可以在熟悉而且成熟的Quartus II设计环境中，开始开发基于Arria 10 FPGA和SoC的系统，而且其编译时间是业界最短的。 发表于：2013/12/3 Synopsys全新超低功耗非挥发性存储器IP在将功耗降低90%的同时面积缩小一半 为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys,Inc.，纳斯达克股票市场代码：SNPS）日前宣布：其专为功耗和面积要求严格的无线应用和RFID/NFC集成电路而进行了优化的DesignWare® AEON®多次可编程（MTP）超低功耗（ULP）非易失性存储器（NVM）IP开始供货。与上一代产品相比，通过提供一种单比特位读取功能、低至0.9V的读取操作以及擦写操作中低于10uA的峰值电流DesignWare AEON MTP ULP NVM IP将功耗降低了90%。降低功耗在移动系统中意味著延长电池的寿命，提高RFID/NFC标签的灵敏度，并允许更小的天线从而减小了标签的尺寸。 发表于：2013/12/3 基于CPCI总线的PMC载板设计 设计了一种基于CPCI总线标准的PMC接口载板。载板以FPGA为核心，集成了CPCI接口模块和DPRAM（双口RAM）模块，CPCI接口模块采用FPGA+PCI IP核（软核）解决了系统集成的问题，DPRAM模块为系统提供了数据缓存功能。环回测试和中断测试解决了在没有子卡PMC模块的情况下，读写、验证DPRAM空间数据和测试中断响应的问题。此外，还支持子卡PMC模块后出线到CPCI总线。调试结果表明，该载板在嵌入式实时操作系统VxWorks下可以稳定运行，正确地读写DPRAM空间的数据，及时地响应中断，满足了对载板的性能需求。 发表于：2013/11/29 基于AMBA APB总线的Nand Flash控制器的设计 介绍了基于AMBA APB总线Nand Flash控制器的设计，首先简单介绍了 Nand Flash的一些特点，然后详细介绍了Nand Flash 控制器的整体框架、具体功能及其内部的数据通路。该控制器通过ModelSim进行了仿真及FPGA板级验证，结果证明能够满足Nand Flash时序要求。 发表于：2013/11/29 Altera在SPS IPC驱动2013大会上展示单芯片实现的集成PLC和HMI系统 Altera公司(NASDAQ: ALTR)今天宣布，在德国纽伦堡举行的SPS IPC驱动2013大会上展示自动化系统设计的一项关键开发——在一个芯片上实现可编程逻辑控制器(PLC)和人机接口(HMI)系统。Altera在单片28 nm Altera Cyclone® V SoC上实现了集成PLC/HMI系统，将于2014年以参考设计的形式提供该系统。 发表于：2013/11/28 Xilinx助力Zynq SoC大幅提升机器视觉生产力 All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx,Inc.(NASDAQ:XLNX)）今天宣布公司利用HALCON和VisualApplets开发平台为Zynq®-7000 All Programmable SoC打造端对端Smarter Vision开发环境，大幅提升机器视觉应用的设计生产力。MVTec公司的HALCON机器视觉软件性能高，全面支持视频分析，并可在Zynq All Programmable SoC等多核平台上运行。HALCON软件包含一个超过1800个运算符的函数库，可用于Blob分析（即连通域分析）、形态学研究、匹配、测量、识别与3D视觉等应用。 发表于：2013/11/26 贸泽供货适用于Altera Cyclone V SoC FPGA的最新Terasic套件 发表于：2013/11/26 基于DSP和CPLD的掌纹图像采集系统设计 针对掌纹识别系统中的图像采集问题，提出了一种基于DSP 和CPLD的掌纹图像采集系统的设计方法。将DSP的特殊设计结构作为算法处理核心，对掌纹图像进行采集、存储和处理。采用OV7620作为掌纹传感器,并利用CPLD完成DSP与OV7620之间的逻辑信号转换，设计出了一套实时、高性能的掌纹采集系统。实践证明，该图像采集系统运行稳定、可靠，具有一定的应用推广性和参考价值。 发表于：2013/11/22 Altera发布新款100G以太网和Interlaken IP内核，推动大容量传输和骨干网应用 Altera公司(NASDAQ: ALTR)今天宣布，公司MegaCore IP库新增四款同类最佳的知识产权(IP)内核，进一步增强了IP内核系列产品。这些同类最佳的新IP内核包括超高性能和超低延时100GInterlaken、100G以太网、40G以太网和10G以太网IP。 发表于：2013/11/20 实时图像边缘检测形态学优化设计及FPGA实现 利用Sobel算子对实时图像进行边缘检测，然后再对边缘检测之后的图像进行形态学的膨胀和腐蚀技术的优化，最后利用FPGA将形态学优化后的实时图像进行边缘检测。结果表明该方法能有效提高边缘检测的效果，检测出的图像边缘更加清晰，同时可大幅度滤除掉图像中的背景噪声。 发表于：2013/11/19 <…222223224225226227228229230231…>
