头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 Altera率先在业界推出全系列28nm FPGA产品 Altera公司(NASDAQ: ALTR)今天宣布，开始成品发售28-nm FPGA系列所有三种产品，包括，Stratix® V、Arria® V和Cyclone® V 器件。Altera 最新发售低成本、低功耗产品系列中容量最大的Cyclone V FPGA，为业界树立了新里程碑。通过此次发布，Altera率先提供经过优化的产品级解决方案，包括全系列高端、中端和低成本FPGA，设计满足用户的各种产品设计需求，突出其产品优势，从而也保持了公司在28-nm的技术领先优势。 发表于：2012/9/6 基于FPGA的织机远程监测系统的设计与实现 选用FPGA来控制织机监测系统的外围电路，以Altera公司的Cyclone EP1C12Q240作为核心芯片，EPCS4作为系统的配置芯片，在SoPC上集成了软核CPU、锁相环、存储器、I/O接口及可编程逻辑，并在Quartus II和Nios II IDE平台上运行。通过在某纺织厂现场系统调试，实现了对织机的实时监测，达到了预期的目的。 发表于：2012/9/5 基于DSP和FPGA的高性能通用并行弹载计算机设计与实现 基于DSP的高性能通用并行弹载计算机设计与实现,摘要：为满足弹上信号处理领域不断增长的任务需求并适应不同的应用场合，设计高性能通用并行计算机，进而构建各类信号处理系统是一种趋势。基于时共享总线和分布式两种并行结构的理论分析，结合信号处理系统的特点， 发表于：2012/9/5 基于DSP和CPLD的伺服运动控制器研究 基于DSP的伺服运动控制器研究,1 引 言 运动控制器是数控机床、机器人等一类机电一体化设备中常用的核心运动控制部件。现代数控技术对运动控制系统的开放性、实时性、加工速度和精确度等性能指标提出了越来越高的要求。随着集成电路技术、微电子 发表于：2012/9/5 基于FPGA IP核的FFT实现 在利用FFT IP核进行FFT算法实现的同时，对仿真结果做了全面分析，由于IP核的可塑性很强，增加了芯片的灵活性。使用Altera FFT的IP Core大大减少了产品的开发时间，Altera还可进一步实现加窗功能，甚至DDC部分(单端信号向I／Q转换)整合到其FFT处理器模块中，能进一层次简化开发的流程，在今后实际工程应用中高效利用。 发表于：2012/9/5 基于SOPC数据采集与控制系统的设计 基于SOPC技术设计了一个综合应用系统；实现了键值数据采集、显示，并将采集到的数据通过串口送给上位机；也可以接收上位机送来的数据，控制点亮相应的二极管且将接收到的数据显示在数码管上。系统硬件由FPGA及外围电路组成，采用了性能优良的NiosII软核处理器；软件在Altera公司的软件集成开发工具NiosIIIDE下应用C语言编程。该系统工作可靠，在实际的应用设计中有一定的参考价值。 发表于：2012/9/5 基于Verilog的FPGA与USB 2．0高速接口设计 在高速的数据采集或传输中，目前使用较多的都是采用USB 2．0接口控制器和FPGA或DSP实现的，本设计在USB 2．0接口芯片CY7C68013的Slave FIFO模式下，利用FPGA作为外部主控制器实现对FX2 USB内部的FIFO进行控制，以实现数据的高速传输。该模块可普遍适用于基于USB 2．0接口的高速数据传输或采集中。 发表于：2012/9/4 基于FPGA直接数字频率合成两种控制电路设计 本文介绍了利用FPGA 器件实现直接数字频率合成的两种控制电路方案，即采用相位累加器和比例乘法器实现控制。介绍了它们工作原理和设计实现。控制电路设计采用VHDL 语言和原理图相结合的形式，在FPGA 芯片EPF10K 片内实现。由此控制电路组成的直接数字频率合成与单片机相结合，可以方便、灵活和准确地实现信号发生器。 发表于：2012/9/3 基于FPGA的改进型分组交织器的设计与实现 本文分析了交织器在Turbo码中的作用，以及分组交织器[2]存在的缺陷，提出一种改进型的分组交织器，即交织深度和宽度可控的分组交织器的设计方法。该交织器可根据数字通信中信道的实际特性，做到交织矩阵深度和宽度可控，能够更好的满足不同帧长度数据传输的要求，从而达到最佳的抗突发连续错误的目的。 发表于：2012/8/30 Lattice LPTM10-12107平台管理器开发方案 Lattice公司的LPTM10－12107是平台管理器,内部有48个宏单元CPLD,集成了板电源管理如热插拔,加电顺序,监测,复位产生,调整和富余度)以及数字板管理工能如复位子系统,非易失性误差记录,无缝逻辑,板数字信号监测和控制,系统总线接口等),提供12个单独模拟输入通路,监测多达12个电源测试点,每个电源输出电压采用数字闭环控制模式,在各种负载条件下误差0.5%内.本文介绍了Lattice平台管理器主要特性,方框图,典型应用以及Lattice平台管理器开 发表于：2012/8/30 <…261262263264265266267268269270…>
