我国科学家造出可编程三维光子神经网络

最新资讯

一种新型多功能诱发电位刺激器的研制

设计了一种基于FPGA的用于诱发电位系统的刺激器，利用FPGA实现诱发电位所需的光刺激、声刺激和电流刺激。可用于视觉诱发电位、听觉诱发电位及体感诱发电位等多种自发和诱发电位等生理检查中。与传统的诱发电生理刺激系统相比，该设计简化了电路、功能多、体积小、刺激输出准确可靠，应用范围广，能很好地满足诱发电位检测的性能要求。

发表于：2012/8/15

基于FPGA的数字稳定校正单元的实现

为了实现对非相干雷达的接收相参处理，基于数字稳定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言，设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性，可实现非相参雷达的相参化功能。

发表于：2012/8/15

基于FPGA的DDC滤波器设计与仿真

本文首先对CIC、HB、FIR滤波器的原理及设计作了简单的说明，最后用Matlab结合Systemgenerator对本文所设计的DDC滤波器作了一个仿真。

发表于：2012/8/15

ARM与GLOBALFOUNDRIES合作推出专供新一代智慧型行动装置使用的20纳米及FinFET 技术

GLOBALFOUNDRIES和 ARM 今天宣布已签订了一份多年期协议，旨在为采用GLOBALFOUNDRIE 20纳米与FinFET工艺的 ARM 处理器设计提供优化的系统级芯片 (SoC) 解决方案。

发表于：2012/8/14

基于FPGA的PUSCH信道估计仿真与实现

基于最小平方 (LS) 算法，利用FPGA实现了一种适用于TD-LTE系统的上行信道估计算法。主要研究了如何利用FPGA实现LS算法，包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析。以Virtex-5芯片为硬件平台，完成了仿真、综合、板级验证等工作。实现结果表明，该信道估计算法应用到TD-LTE系统具有良好的稳定性和可行性。

发表于：2012/8/14

基于FPGA的宽带多普勒测速声纳数字系统的设计与实现

针对多普勒测速声纳的高精度要求，采用宽带发射信号和相控阵波束形成技术，并利用FPGA在数据处理方面高速、并行、实时的特点，在以Altera StratixII EP2S60F484I4 FPGA为核心的系统上设计了宽带多普勒测速声纳数字系统，实现了采样控制及带通滤波、波束形成、相关运算等信号处理算法。测试结果显示，宽带信号能够更好地满足声纳系统高精度要求。

发表于：2012/8/13

RF905无线通信IP软核的优化设计

利用DMA数据传输方式的特点，设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线，其控制和运算逻辑由一片FPGA芯片完成，适合应用于NIOSII嵌入式系统。测试与验证表明，该IP软核在传输数据时大大降低了CPU的占用时间，提高了嵌入式系统的性能并且占用较少资源，与一般的IP硬核相比，速度快，成本低，灵活性好，可移植性强，从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。

发表于：2012/8/13

英特尔资助尼康研制半导体制造新设备

据悉，新设备将通过在更大尺寸的半导体晶圆上绘制电路，将生产成本降低一半，目标是2018年投入实际生产。英特尔将承担数百亿日元的开发费用。尼康是该设备领域的全球第2大厂商。此次将通过其最大客户英特尔的资金支持加速开发进程。

发表于：2012/8/10

基于SOPC的M8051嵌入式调试器设计

调试器是嵌入式系统软件开发的重要工具。本文设计了一款基于USB接口并以SOPC方式实现的M8051嵌入式调试器。通过USB通信接口完成调试器与上位机的通信，保证较高的调试速度；以单独的FPGA芯片实现调试器的USB接口、调试命令解析以及JTAG时序生成等功能模块，简化系统设计的复杂度。经测试，该调试系统性能稳定、可靠。

发表于：2012/8/10

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。

发表于：2012/8/9