头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 基于PDCA循环初探电力企业内部审计预警系统的建立 新一轮电力体制改革背景下，外部环境和内部需求的变化促使电力企业内部审计寻求新的方法防范风险，审计预警因其前瞻的风险警示特性引起内部审计人员关注。探讨了内部审计预警系统构建的初步设想，以及PDCA循环理论在促进审计预警系统建立及螺旋上升式完善中的应用，以期对充分发挥电力企业内审职能作用提供新的工作方法。 发表于：3/6/2020 Xilinx推出业界首款“一体化 SmartNIC 平台” 自适应和智能计算的全球领先企业赛灵思公司（Xilinx, Inc.，（NASDAQ: XLNX））今日宣布推出业界首款“一体化 SmartNIC 平台”— Alveo™ U25，真正在单颗器件上实现了网络、存储和计算加速功能的完美融合。 发表于：3/4/2020 基于FPGA的结构改进型(2，1，4)维特比译码器 在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器，在资源有限情况下，为兼顾Viterbi译码时延与资源消耗的问题，提出了一种结构改进算法。在传统Viterbi译码算法基础上，首先通过最大限度地预定义存储路径度量值的寄存器，达到控制路径度量值的目的，其次采用步进式幸存路径信息存储结构，完成幸存路径信息的存储，简化译码器硬件实现复杂度，减小译码时延和资源消耗。通过ISE Design Suite 14.7平台，对回溯深度为20、3 bit软判决的(2，1，4)维比特译码器进行了基于FPGA的验证，并结合MATLAB仿真进行分析。结果表明，本方法能够有效减小译码时延并降低资源消耗。 发表于：3/4/2020 基于FPGA加速的卷积神经网络识别系统 针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用。系统测试使用ORL人脸数据库，实验结果表明，在100 MHz工作频率下，模型推断性能分别是CPU的10.24倍，是GPU的3.08倍，是基准版本的1.56倍，而功率还不到2 W。最终在模型压缩了4倍的情况下，系统识别准确率为95%。 发表于：2/28/2020 OPEN MIND 发布 hyperMILL®2020，效率更高工序更优 2020.1 版本hyperMILL® CAD/CAM 套件现已上市。此软件版本为 hyperMILL® 编程人员提供更多使用便利性。编程功能得到增强，也使加工更快速、更简单。新的 3D 和 发表于：2/18/2020 内存条在工业控制计算机中有着什么作用 内存是工业机箱中的主要部件，它是相对于外存而言的。我们平常使用的程序，如WindowsXP系统、还有Windows2008，打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上。 发表于：2/12/2020 Microchip推出经TÜV SÜD认证的MPLAB®工具，简化功能安全要求 许多行业都需要进行功能安全认证，但认证通常是一个耗时且昂贵的过程。认证还需要对特定开发工具的使用进行广泛的论证，除非工具本身已经通过权威功能安全专业机构的认证，比如位于德国慕尼黑的TÜV SÜD认证机构。Microchip Technology Inc.（美国微芯科技公司）近日宣布其MPLAB® XC编译器已获TÜV SÜD功能安全认证，这将大大简化Microchip旗下PIC®、AVR®和SAM单片机（MCU）及dsPIC®数字信号控制器（DSC）的功能安全认证流程。为进一步简化测试和诊断流程，Microchip还推出了MPLAB代码覆盖许可证，新工具以一种对应用程序影响最小的方式确定软件各部分是否已经进行了测试。 发表于：2/3/2020 基于脉动阵列的卷积计算模块硬件设计 针对FPGA实现卷积神经网络中卷积计算的过程中，高并行度带来长广播、多扇入/扇出的数据通路问题，采用脉动阵列来实现卷积神经网络中卷积计算模块，将权重固定到每个处理单元中，并按照输入和输出特征图的维度来设置脉动阵列的大小，最后通过Vivado高层次综合实现卷积计算模块的硬件设计。实验结果表明，本设计在实现1级流水化时序要求的同时，具有较低的资源占用和良好的扩展性。 发表于：1/15/2020 中国半导体制造全景展示！2019中国63座晶圆制造厂最新情况跟踪 根据芯思想研究院的统计，截止2019年底我国12英寸晶圆制造厂装机产能约90万片，较2018年增长50%；8英寸晶圆制造厂装机产能约100万片，较2018年增长10%；6英寸晶圆制造厂装机产能约230万片，较2018年增长15%；5英寸晶圆制造厂装机产能约80万片，较2018年下降11%；4英寸晶圆制造厂装机产能约260万片，较2018年增长30%；3英寸晶圆制造厂装机产能约40万片，较2018年下降20%。 发表于：1/6/2020 年终5G电子大展重磅来袭，快收下这份逛展秘笈！ 一年一度的ELEXCON2019深圳国际电子展将协同IEE深圳国际嵌入式系统展、深圳国际物联网与智慧未来展、EVAC深圳国际未来汽车及技术展盛大开幕，并引入全球巡回盛会IoT World中国站与5G China全球大会，奉上一场从元件到系统、从设计到制造的大湾区电子产业盛宴，以4.5万m2展示面积、600+家参展厂商、预计70,000+观展人次的姿态扬帆起航！ 发表于：12/18/2019 «…24252627282930313233…»
