头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 StratixIVGT:100G开发方案 Altera公司的StratixIV40nmFPGA包括StratixIVE、StratixIVGX和StratixIVGT三个系列，具有最高的密度（680k逻辑单元（LE），22.4Mbits嵌入式存储器和1360个18×18乘法器），较佳的性能以及最低的功耗，系统带宽（8.5Gbps）的48个高速收发器，以及1067Mbps(533MHz)DDR3存储器接口)达到了前所未有的水平，并具有较好的信号完整性，适合无线通信固网、军事、广播等其他最终市场中的高端数字应用。文章介绍了StratixIV 发表于：2012/4/13 基于FPGA和NiosII的MPEG-4视频播放器 本系统在NiosII和FPGA构成的SOPC平台上，使用NiosII的用户自定义指令以硬件逻辑方式实现MPEG-4解码中的IQ、IDCT、MC等计算复杂、高度耗时的功能模块，极大地提高解码速度。从而在以GPL协议发布的XviDCodec基础上，实现SimpleProfile视觉框架下，L1级、QCIF(177×144分辨率)、25fps的MPEG-4实时解码，并通过DMA方式在LCD上加以显示。 发表于：2012/4/12 Lattice ispClock5400D六输出时钟分配解决方案 Lattice公司的ispClock5400D是用于时钟分配的在系统可编程的超低抖动的零延迟通用扇出的缓冲器,集成了超低抖动时钟源CleanClockPLL和FlexiClock输出区块,可编程差分输出标准,单个使能控制:LVDS,LVPECL,HSTL,SSTL,HCSL,MLVDS.主要用在SERDES的低成本时钟源,ATCA,MicroTCA,AMC,PCIExpress以及差分时钟分配等.本文介绍了ispClock5400D系列主要特性,功能方框图,以及ispClock5400D评估板主要特性,电路图和材料清单(BOM). 发表于：2012/4/12 意法半导体（ST）关于仲裁裁决的声明 意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）宣布，2012年4月5日，意法半导体被根据国际商会(“ICC”)仲裁规则成立的仲裁庭裁定向恩智浦（荷兰）半导体有限公司("NXP")支付约5900万美元。 发表于：2012/4/12 纯晶圆代工厂商可以寄望2012年实现两位数增长 据IHS iSuppli公司的半导体制造与供应市场追踪报告，尽管面临诸多挑战，但iPad和iPhone等畅销平板电脑及智能手机中的芯片含量增加，以及新型超薄Ultrabook的出现，将提高今年全球半导体代工产业的增长速度。 发表于：2012/4/11 Synopsys推出最新版Synplify FPGA综合软件 提供新的高可靠性功能并提高基于FPGA原型验证的效能 全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出其最新版的Synplify Pro® 和Synplify® Premier现场可编程门阵列（FPGA）综合工具。Synplify 2012.03产品包括改进的综合算法，它将运行时间提速最高达30%。此外，Synplify Premier软件通过一种新的容错并继续功能而得到增强，以满足FPGA设计师对快速周转时间的需求；该软件能使设计师在最后的硬件描述语言（HDL）编译环节生成一份报告，并修正所有源自丢失或不正确设计定义的错误，而不是逐一修改每个错误并重新运行编译步骤；这种功能力对那些可能对HDL代码不熟悉的SoC原型设计师至关重要。此外，通过采用一个先进的功能组合，新的Synplify Premier软件版本进一步推进在一个FPGA设计中自动化建立高可靠性和故障容忍流程，这些先进功能包括可选择性的三重模组化冗余（TMR）、故障容忍和错误修正码（ECC）存储器和用于检测和修正软错误的Hamming-3编码。 发表于：2012/4/11 全方位解析Qsys系统集成工具——帮您解决三大尖锐问题 在采用FPGA进行设计时，您的设计团队规模是不是越来越大?您是否花费很多时间来尝试重新使用其他人的设计?您是否花费大量的时间来进行验证?如果是，那您一定要集中精力，接下来Altera亚太区产品市场经理谢晓东将介绍Altera如何帮助您解决这三个尖锐问题。 发表于：2012/4/11 Altera的FPGA OpenCL计划大幅度缩短了早期试用客户的开发时间 Altera公司今天宣布，goHDR作为FPGA OpenCL计划的早期试用客户，通过Altera的FPGA OpenCL计划，大幅度缩短了开发时间，显著提高了性能。与Altera密切合作，goHDR将其专用C代码导入到OpenCL标准中，不到一星期的时间便在FPGA中实现了这些代码——使用传统的HDL流程，这一过程一般需要3到6个月的时间。 发表于：2012/4/11 Microsemi发布用于工业和医疗LCD显示器的 SmartFusion cSoC参考设计 致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation，纽约纳斯达克交易所代号：MSCC) 宣布提供基于SmartFusion®可定制系统级芯片(customizable system-on-chip，cSoC) 的工业和医疗应用LCD显示器参考设计。灵活的cSoC架构使得产品开发人员能够支持种类繁多的LCD面板配置选项，而且能够以具有成本效益的远程方式改变LCD驱动器功能，支持产品升级。此外，新平台支持开放式图形库安全关键性应用版本(Open Graphic Library Safety Critical，OpenGL SC)，这是开发安全关键性嵌入式显示系统的相关行业标准。 发表于：2012/4/11 Cadence 低功耗、高端节点数字技术应用于SMIC 40纳米参考流程 全球电子设计创新领先企业 Cadence 设计系统公司 （NASDAQ: CDNS）今天宣布，全球领先的晶圆厂之一中国中芯国际集成电路制造有限公司（SMIC）推出一款采用 Cadence Encounter 数字技术和 SMIC 40纳米生产工艺的低功耗、高端工艺节点 IC 设计参考流程。该参考流程为设计团队进行复杂 SoC 设计提供了一个可预测的快速解决方案，可应用于类型广泛的低功耗产品，包括诸如平板电脑和智能手机等最新消费电子产品。 发表于：2012/4/10 <…296297298299300301302303304305…>
