头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于DSP和CPLD的低压断路器智能控制器的设计 本文详细叙述了智能控制器系统各组成部分的设计过程，并给出了具体的电路图。通过软件与硬件系统测试表明，该智能控制器能够较好地完成信号采集、无线通信和线路通断控制功能。在后续的研究中，可采用嵌入式实时多任务操作系统μC／OS-Ⅱ作为系统软件平台，实现μC／OS-Ⅱ在F2812上的移植。 发表于：2012/3/15 FPGA仿真方法介绍及其仿真程序设计 交互式仿真方法：利用EDA工具的仿真器进行仿真，使用方便，但输入输出不便于记录规档，当输入量较多时不便于观察和比较。测试平台法：为设计模块专门设计的仿真程序，可以实现对被测模块自动输入测试矢量，并通过波形输出文件记录输出，便于将仿真结果记录归档和比较。 发表于：2012/3/15 基于FPGA的智能控制器设计及测试方法 由于FPGA在智能控制器方面的大量使用，设计后的测试便成了设计者在开发过程中必须重点考虑的问题，同时，一种好的测试方法不仅能及早发现设计中存在的问题，而且能提高设计的可靠性。目前基于VHDL描述的智能控制器测试一般是通过开环时序仿真来验证其逻辑设计的正确性，而对于一些输入激励信号不固定或比较多的智能控制器来说，开环时序仿真并不能确切模拟控制器的激励输入信号。由此，本文在开环时序仿真的基础上提出一种基于QuartusII、DSP Builder和Modelsim的闭环时序仿真测试方法，并借助于某一特定智能控制器的设计对该闭环测试方法进行了较为深入的研究。 发表于：2012/3/14 基于ASIC+FPGA的IPv6路由器PoS接口设计 提出IPv6路由器PoS接口的设计原则，给出基于PMC公司的PM5380型8×155Mbit/s电路和Xilinx公司VIRTEX-II PRO型大规模可编程器件的155Mbit/s PoS接口硬件设计与实现方案，并对其中关键的FPGA设计技术做了描述。 发表于：2012/3/14 基于FPGA的HDLC转E1传输控制器的实现 通过对FPGA进行VHDL编程，实现了将速率为N×64Kbps (N=1~124)的HDLC数据按比特分接至M路(M=1~4)E1信道中传输,并充分利用E1奇帧的TS0时隙,为用户提供12Kbps的同步数据传输通道,而且允许各路E1有64ms的时延。本文设计的HDLC转E1传输控制器也可以作为其它协议转换器的一个过渡桥梁。例如可以将10Base-T的以太网信号，先经过以太网转HDLC协议控制器(如ADMtek公司生产的ADM6993芯片)，然后通过HDLC转E1传输控制器，从而实现了Ethernet over TDM的功能。 发表于：2012/3/14 利用SignalTap II逻辑分析仪调试FPGA 伴随着EDA工具的快速发展，一种新的调试工具Quartus II 中的SignalTap II 满足了FPGA开发中硬件调试的要求，它具有无干扰、便于升级、使用简单、价格低廉等特点。本文将介绍SignalTap II逻辑分析仪的主要特点和使用流程，并以一个实例介绍该分析仪具体的操作方法和步骤。 发表于：2012/3/14 FPGA在大幅面高速彩色喷绘机喷头接口中的应用 研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作为大幅面高速彩色喷绘机喷头与上位机之间数据传输以及接口数据传输的缓存模块。该设计在保证数据传输实时性的前提下，解决了喷头和上位机像素数据格式方向不一致的问题，并消除了部分数据冗余。 发表于：2012/3/13 直扩OQPSK系统载波跟踪的设计及FPGA实现 载波同步是无线通信系统中一个重要的实际问题，是基带信号处理的关键技术。导致载波频率及相位不确定性的主要因素有：一是频率源的漂移会引起载波频率的漂移；二是电波传输的时延会产生载波相位的偏移；三是多普勒频移，即在发射机和接收机产生相对移动时，会产生多普勒频移，从而导致载波频率的偏移；四是多径效应，即信号在传输过程中由于多路径(发射、折射1传播引起多径效应，从而带来载波频率和相位的延迟。 发表于：2012/3/12 基于IP集成的RS码+DQPSK系统设计 综上所述，基于IP系统集成的最大优点是：相对于纯软件方法：可以更好的解决速度、实时性和并行性问题，便于系统的开发。相对于纯硬件方法：有着灵活性和开发周期短的优势明显。测试方面：通过软件模拟和硬件仿真相结合的方法验证系统，有较强的综合性。 发表于：2012/3/12 基于FPGA的嵌入式智能管理系统 具体介绍了嵌入式系统智能管理方面的相关内容，建立了一种基于FPGA的嵌入式智能管理系统的框架结构。此外，分析并实现了系统各项基本的智能功能，这对提高系统整体性能有着很大的帮助。 发表于：2012/3/12 <…303304305306307308309310311312…>
