头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 基于EP9312的金融嵌入式系统实现方案 阐述了采用EP9312来构造银行税务类嵌入式系统的理由，将EP9312与其它嵌入式处理器进行了比较。根据EP9312的特点和系统需求，提出了一种基于EP9312的嵌入式系统硬件设计方案。介绍了系统的技术指标及其所使用的Super I/O、PHY、接口电平转换器、Flash、SDRAM、Boot-loader等各组成部分。该系统主要应用于高端打印机、计算机终端和高端收款机等产品。 发表于：2012/1/5 基于FPGA的电梯控制系统设计 摘要：介绍了基于FPGA的四层电梯控制系统的设计。该系统采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作为主控制芯片，采用Verilog-HDL编程描述，实现对电梯的智能控制，经仿真验证，完成所要求功能。该设计采用模 发表于：2012/1/5 FPGA异步时钟设计中的同步策略 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。 发表于：2012/1/5 约束、时序分析的概念介绍 很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全局时钟（长线资源）？如何进行分组约束？如何约束某部分组合逻辑？如何通过约束保证异步时钟域之间的数据交换可靠？如何使用I/O逻辑单元内部的寄存器资源？ 发表于：2012/1/5 应用于倍频电路的吞脉冲分频器设计 分析了应用于倍频电路的吞脉冲分频器的工作原理，建立了基于Simulink和FPGA的分频器模型。实验结果表明，该分频器可以实现双模分频功能，并能大幅度降低数字电路的功耗，为开发实用倍频电路提供了可行途径。 发表于：2012/1/4 M4K块移位寄存器数据读进方式的逻辑分析仪设计 采用Altera公司的Cyclone系列EPlC3T144C8作为控制芯片，QuartusⅡ为软件平台，用硬件描速语言设计了一个具有变频采样时钟和16路采样通道，基于VGA显示的逻辑分析仅．该设计方案利用FPGA内部的M4K决作为移位寄存器不断地进行读进数据的方式，提高了工作速度、性能稳定性以及分析的范围和质量。该逻辑分析仪实现简单，价格低，具有较高的使用价值。 发表于：2012/1/4 基于Xilinx System Generator的PID算法快速硬件实现 介绍了利用Xilinx System Generator平台构建模型化数字PID控制算法，并通过FPGA将数字PID算法结合传感器与实际硬件控制对象快速建立控制模型，构成完整的闭环控制。通过对控制效果的实验验证,证明了其控制方法的可行性。 发表于：2012/1/4 偏光片的原理及工艺 偏光片由美国Polaroid公司的EdwinH.Land在1938年所发明，是将一般不具有偏极性的自然光变成偏振光的光学元件。 发表于：2011/12/29 基于FPGA的抢答器设计与实现 本文设计了一个通用型电子抢答器：三个参赛队，每个队有三个成员，各自可手动按按钮申请抢答权；回到正确加1 分，回答错误减1 分，违规抢答减1分，不抢答不加分不扣分；用4 位LED 的左边2 位显示抢答组号及抢答计时时间，右边2 位显示相应组的成绩。 发表于：2011/12/29 基于RTL综合策略的状态机优化方案 有限状态机及其设计技术是数字系统设计中的重要组成部分，是实现高效率、高可靠性逻辑控制的重要途径。大部分数字系统都可以划分为控制单元和数据单元两个组成部分。通常，控制单元的主体是一个状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号序列。 发表于：2011/12/29 <…326327328329330331332333334335…>
