用Blackfin 处理器实现删余速率为1:4的维特比解码器AET-电子技术应用-最丰富的电子设计资源平台

用Blackfin 处理器实现删余速率为1:4的维特比解码器
所属分类：技术论文
上传者：serena
文档大小：193 K
标签： DSP
所需积分：0分积分不够怎么办？
文档介绍：另外，本文将介绍一个约束长度为5的删余速率为1:4的维特比解码器的实现案例，并假设读者熟悉维特比算法的一些基本原理。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。