首页
新闻
业界动态
新品快递
高端访谈
AET原创
市场分析
图说新闻
会展
专题
期刊动态
设计资源
设计应用
解决方案
电路图
技术专栏
资源下载
PCB技术中心
在线工具库
技术频道
模拟设计
嵌入式技术
电源技术
可编程逻辑
测试测量
通信与网络
行业频道
工业自动化
物联网
通信网络
5G
数据中心
信息安全
汽车电子
大学堂
期刊
文献检索
期刊投稿
登录
注册
首页
资源下载
可编程逻辑
正文
2025年数据要素治理学术研讨会
什么是数字化转型?
欢迎查看AET双碳专题
欢迎查看AET新能源汽车电子专题
一种高效二维小波分解算法的FPGA实现
所属分类:
解决方案
上传者:
coco
文档大小:
259 K
标签:
FPGA
所需积分:0分
积分不够怎么办?
文档介绍:
针对现有二维提升小波变换实现过程中存在的大量过程数据存储及关键路径延时较长的问题,提出一种直接进行二维变换的VLSI架构。采用ALTERA Cyclone II系列FPGA EP2C35F672C6对架构进行实现和验证,在纯计算逻辑下二维小波变换时钟频率可达到157.78MHz。
现在下载
VIP会员,AET专家下载不扣分;重复下载不扣分,本人上传资源不扣分。
活动
MORE
《集成电路应用》杂志征稿启事
【热门活动】2025年基础电子测试测量方案培训
【技术沙龙】可信数据空间构建“安全合规的数据高速公路”
【下载】5G及更多无线技术应用实战案例
【通知】2025第三届电子系统工程大会调整时间的通知
Copyright © 2005-
2024
华北计算机系统工程研究所版权所有
京ICP备10017138号-2