UM-BUS总线网卡的驱动程序设计与实现

UM-BUS总线网卡的驱动程序设计与实现[通信与网络][通信网络]

动态可重构高速串行总线(UM-BUS)具有多通道并发冗余的特征以及远程存储访问能力，可为CPS、物联网中底层传感器与执行单元的远程接入提供一种高速可靠的解决方案。设计实现了一种基于UM-BUS总线连接的以太网卡的Linux驱动程序，解决了通过PCIe、UM-BUS两种总线进行设备跨总线访问的难题，实现了UM-BUS总线连接的以太网设备的驱动操作。使用第三方网络通信软件进行文件传输测试，网络通信功能正常稳定，通信速率与标准PCIe网卡基本一致，满足了CPS系统中通过UM-BUS总线上连接的以太网设备与外部系统进行数据通信的需求。

发表于：2020/5/19 上午11:04:00

基于时差频差的无人机群协同侦察定位算法

基于时差频差的无人机群协同侦察定位算法[模拟设计][航空航天]

在我国的海洋目标侦察监视中，无人机定位技术具有灵活性好、定位范围大的优势，但在多无人机群协同定位方面，还存在着定位精度不高、动态规划航路的效率较低等问题。为提高无人机群的定位精度，提升远海区域的海上目标侦察和监视能力，研究了基于无源信号的时差频差数据的多无人机协同定位问题，并对算法进行了仿真和对比以及误差分析。最后，对多无人机协同定位侦察进行了展望。

发表于：2020/5/19 上午10:59:00

基于DSP-FPGA的APF的硬件设计

基于DSP-FPGA的APF的硬件设计[模拟设计][工业自动化]

基于NPC三电平拓扑结构的APF有效提升了开关管的耐压能力，先通过MATLAB仿真得出三电平APF有源滤波器在谐波电流补偿上具有比较良好的补偿特性。针对仿真得出的结论，基于双核DSP28377D与EP3C40Q240C8N的主控样机，在进行保护电路的设计后，在APF有源滤波器的硬件电路上进行采样测试、驱动测试、直流侧充电测试以及带纯阻性电感负载的逆变侧测试。通过硬件电路的测试得知基于DSP-FPGA的APF有源滤波器设计可以满足实验进行的谐波电流补偿的条件。

发表于：2020/5/18 上午8:54:00

认知无线电中的协作频谱感知技术

认知无线电中的协作频谱感知技术[模拟设计][工业自动化]

频谱资源匮乏是目前通信领域遇到的一个难题，缓解频谱资源短缺的一个有效方法是频谱感知技术，它可以实现频谱的动态利用，提高频谱的利用率。首先介绍了能量检测法、匹配滤波检测法以及循环平稳特性检测法3种单用户谱感知技术，然后研究了协作频谱感知技术的系统结构和感知模型，最后基于能量检测法的协作频谱感知中的“K-N”融合准则进行仿真，结果表明，当K=[N+1/2]时，协作频谱感知的性能达到最优。

发表于：2020/5/15 下午3:51:00

星载高增益圆极化小型微带天线阵列

星载高增益圆极化小型微带天线阵列[模拟设计][工业自动化]

针对卫星X波段通信系统的需求，设计一种新型星载高增益圆极化小型微带天线阵列。新型微带方形贴片单元采用侧馈的馈电方式，利用切角技术实现圆极化，开槽技术实现小型化，天线阵列采用多层馈电网络实现阻抗匹配，圆形分布实现阵列小型化和辐射性能最优化。通过电磁仿真软件仿真优化天线阵列，结果表明：在中心频点8.2 GHz处回波损耗小于-25 dB，10 dB带宽为2.6%，增益为16.2 dB，半功率波瓣宽度为23.6°，轴比为1.65 dB。经加工测试结果与仿真结果基本一致。该天线对X波段无线通信系统设计有一定指导意义。

发表于：2020/5/15 下午3:44:00

便携式电力工井可视化智能探测装置设计

便携式电力工井可视化智能探测装置设计[模拟设计][工业自动化]

为了提高电力井下作业安全性，检修电力井下是否含有毒气体及易燃易爆气体尤其重要。设计了便携式电力工井可视化智能探测装置，操作人员在地面可全景拍摄电力工井内的电缆设备，同时检测井下的有害气体含量。设计中采用了高清旋转摄像头实施拍摄，探测设备配置了气体浓度和种类检测识别装置，可以实时进行采集数据进行显示和报警。通过实验验证，该智能探测装置对电力电缆、井下气体浓度监测以及提高电力检修效率具有重要的应用价值。

发表于：2020/5/14 上午10:17:00

一种基于误差能量判别的单脉冲雷达测速功能优化方法

一种基于误差能量判别的单脉冲雷达测速功能优化方法[模拟设计][工业自动化]

对单脉冲雷达测速系统的原理进行了描述，并针对回波信号的相位发生跳变致使频谱展宽，出现跟错谱线，导致测速出错的问题，提出了基于鉴频器输出信号能量判别的准则。通过对鉴频器输出信号进行判别，当回波信号的相位发生持续跳变时，鉴频器输出振荡，积分器输出就会超过门限，测速系统重新消模糊；当回波信号的相位稳定后，测速结果可以回到正确的结果上，从而可以修正跳谱线导致的测速误差。

发表于：2020/5/14 上午10:11:00

三级流水线RISC-V处理器设计与验证

三级流水线RISC-V处理器设计与验证[嵌入式技术][工业自动化]

RISC-V作为一种开源精简指令集架构，自发布以来便得到了大量关注。设计了一种三级流水线的RISC-V处理器。其中，采用静态预测BTFN技术处理流水线执行中的分支情况，采用前向旁路传播技术解决数据冒险问题，同时，采用资源共享的办法，复用寄存器堆、加法器、选择器等模块，使设计面积得到一定的优化。在VCS和Verdi等EDA工具中，使用RV32I整数运算指令集对处理器进行了仿真测试，结果表明，所设计的处理器功能正确，达到预定目标。

发表于：2020/5/13 上午10:44:00

基于FPGA的自定义CPU架构设计

基于FPGA的自定义CPU架构设计[可编程逻辑][工业自动化]

为满足当前工业应用下越来越多的分布式计算的需求，提出了一种在FPGA芯片中构建自定义指令集的CPU的方式，以此来使FPGA具有类似于单片机的处理指令的能力。并且，这种能力的前提是复用计算单元，因此资源消耗有限，不会随着计算量的增加而增大。在自定义指令集CPU的改进型架构中，使用了并行计算的结构，使得运算速度大幅提升。最后，结合实际应用案例，移植电流环计算中的FOC算法到自定义CPU中运算。并用ModelSim软件进行仿真，测试其计算时间仅需7.48 μs。

发表于：2020/5/13 上午10:37:00

一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现

一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现[模拟设计][通信网络]

为了在高速传输系统中实现宽频带和低抖动时钟输出的要求，设计了一种基于Ring-VCO结构的低抖动锁相环，采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声，加速环路锁定，即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流，根据不同锁定频率调整环路参数，大大缩短了锁定时间，同时利用四级差分环形振荡器和占空比调整电路的差分对称结构，降低了电路噪声。电路采用40 nm CMOS工艺实现，测试结果表明输出频率为1.062 5 GHz~5 GHz，在最高时钟频率5 GHz下眼图质量良好，时钟抖动39.6 ps。

发表于：2020/5/12 上午10:10:00