头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 Xilinx扩大16nm UltraScale+ 产品路线图 全可编程技术和器件的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX))今天宣布扩展其16nm UltraScale+™ 产品路线图，面向数据中心新增加速强化技术。其成品将可以提供赛灵思业界领先的16nmFinFET+ FPGA与集成式高带宽存储器 (HBA) 的强大组合优势，并支持最近刚刚宣布推出的加速缓存一致性互联 (CCIX) 技术。CCIX由7家业界龙头企业联合推出，旨在实现与多处理器架构协同使用的加速架构。增强型加速技术将支持高效的异构计算，致力于满足数据中心工作负载最苛刻的要求。新产品在许多其他需要高内存带宽的高计算强度应用中也将得到很好的应用。 发表于：5/30/2016 使用 Vivado高层次综合工具评估IQ 压缩算法 我们使用 Vivado ®Design Suite 的高层次综合 (HLS) 工具来评估针对 E-UTRA I/Q 数据的开放无线电设备接口 (ORI) 标准压缩方案，以估计其对信号保真度的影响、造成的时延及其实现成本。我们发现赛灵思的 Vivado HLS 平台能够高效评估和实现所选压缩算法。 发表于：5/29/2016 如何使用FPGA加速机器学习算法 当前，AI因为其CNN（卷积神经网络）算法出色的表现在图像识别领域占有举足轻重的地位。基本的CNN算法需要大量的计算和数据重用，非常适合使用FPGA来实现。上个月，Ralph Wittig（Xilinx CTO Office的卓越工程师） 在2016年OpenPower峰会上发表了约20分钟时长的演讲并讨论了包括清华大学在内的中国各大学研究CNN的一些成果。 发表于：5/27/2016 爱捷仕MES软件推动EPE实现显著质量改进 2016年5月18日，美国新罕布什尔州，曼切斯特：成立于1965年的EPE公司是业内著名的高可靠性电子制造专家，EPE于2000年首次选择爱捷仕软件作为其制造软件系统（MES）供应商。 发表于：5/27/2016 基于FPGA与SD卡的图像产生器设计 超高解析度图像产生器用于检测超高解析度液晶显示器的性能和品质。为了实现其便携性和通用性，提出了一种基于FPGA与SD卡的设计方案。在检测显示器的质量时需要切换各种图像输出，为了缩短图像输出的时间，采用FPGA实现了SD卡的SD模式。实际应用表明，新型图像产生器使用方便、数据传输快速可靠。 发表于：5/26/2016 基于FPGA的汽车ECU设计充分符合AUTOSAR和ISO 26262标准 当今的汽车制造商正在把越来越多的高级功能添加到汽车电子控制单元 （ECU）中，以改善驾驶体验，增强安全性，当然还期望超过同类竞争产品的销量。在这种情况下，汽车开放系统架构 （AUTOSAR） 计划和功能安全国际标准 ISO26262 正在快速成为汽车 ECU 设计的技术和架构基础。 发表于：5/26/2016 基于CBGA的多通道DDS封装隔离度设计 介绍了一种基于陶瓷球栅阵列（CBGA）技术的多通道直接数字合成器(DDS)封装结构设计，提出了一种改进隔离度的CBGA基板实现形式，并利用Ansoft HFSS软件进行了基板隔离度的优化仿真，最后对所提出的设计进行了实物测试。测试结果与仿真结果基本一致，表明所提出的封装优化设计成功地提高了多通道DDS的隔离度，为高隔离度的多通道DDS产品工程设计提供了参考。 发表于：5/26/2016 Linux多线程编程技术在掷骰子游戏模拟程序中的应用 为了模拟概率事件，针对掷骰子游戏规则，应用Linux系统下C语言多线程机制以及多个二值信号量以实现多个线程间循环同步。通过伪随机数模拟掷骰子的点数，设计并实现了一个基于多线程方式模拟4人掷骰子游戏程序,并对1 000次游戏中每个游戏者获胜的次数进行统计。可以看出，在多次游戏中，每个游戏者获胜的概率符合概率分布规律。程序运行结果表明，利用信号量可有效实现多个线程间的同步与互斥，并简化了程序结构。 发表于：5/25/2016 FPGA开发板专题 FPGA技术当今已成为每一为电子工程师的必修课，在各个领域中都有广泛的应用．使得ＦＰＧＡ开发板的需求也大量的增加．大家可能出于不同的应用目的都需要购买FPGA 开发板。然而大多数人对FPGA，不时很了解不能选择好的产品，以至于影响自己的使用。 发表于：5/25/2016 基于RAG-n算法的低成本FIR滤波器实现 基于FIR数字滤波器多常数乘法的图表示法，利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题，有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现，其综合结果表明，该方法可以有效减少逻辑单元的消耗，适用于低成本数字系统设计。 发表于：5/25/2016 «…162163164165166167168169170171…»
