头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 为FPGA供电简便易行 -写给采用FPGA的数字工程师 作者:SureenaGupta德州仪器我不得不承认，随着时间的推移为FPGA供电变得越来越复杂，本文提供一些建议，希望可以帮助简化FPGA的电源解决方案，使用户能够创建出快速便捷的解决方案。在为FPGAEETOPTI社区 发表于：2013/9/16 基于FPGA的无线传感网络信道波形整形滤波器 针对模拟滤波器设计灵活性差且不能很好地支持数据通信的并行和速度等问题，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形滤波器的设计。通过功能创建、计算查表法系数、建立内存数据表、Verilog-HDL编程、Quartus-II平台下进行FPGA综合、ModelSim时序仿真、DE2开发板下载调试等过程，实现了波形整形硬件平台通过USB接口与主机的通信。测试结果表明，该波形整形滤波器具有低成本、频率可扩展、即插即用等优点，使用方便。 发表于：2013/9/13 LTE系统中基于FPGA速率匹配算法的仿真及实现 速率匹配是LTE系统中重要的组成部分。在详细分析3GPP协议中Turbo编码速率匹配算法的基础上，给出了一种基于FPGA的速率匹配实现方案。该方案通过乒乓操作以减少速率匹配的处理延时；并以Virtex-6芯片为平台，完成了仿真、综合、板级验证等工作。结果表明，基于该方案的速率匹配算法能够明显地缩小处理延迟。 发表于：2013/9/13 基于SoPC的星载微波辐射计的数据采集系统 应用MC8051软核处理器，在FPGA上设计实现了基于软核的辐射计的科学数据采集，并通过1553B总线将数据传送到地面接收的采集系统。该方案在Xilinx公司FPGA芯片XC2V3000上得到了验证，满足航天星载微波辐射计多通道高分辨率的要求。 发表于：2013/9/12 基于FPGA的指针反馈式低功耗Viterbi译码器设计 为了满足复杂的无线通信系统功耗以及性能要求，提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系，并根据传统译码器初始译码状态从状态0延伸的特点，通过每一时刻不断更新的状态指针指向当前时刻译码路径状态，同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明，该译码器功耗降低60%，译码延时小，并且在信噪比较高的情况下有很好的译码性能，特别适用于约束长度大、译码状态数多的情况。 发表于：2013/9/12 Imagination 和台积电携手，共同提升业界领先的 GPU 性能 领先的多媒体、处理器、通信和云技术提供商Imagination Technologies(IMG.L) 今天宣布，该公司正与台积电合作，共同推动其业界领先的PowerVR GPU 达到下一代性能的新境界。双方初期的合作已为PowerVR Series6 GPU 内核提升了25% 的整体性能，其中部分关键模块与现有设计流程相比更达到30% 的性能提升。 发表于：2013/9/12 Xilinx在IDF13上展示业界首款FPGA 80Gbps网络接口卡和最新Intel QPI接口实现方案 All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013英特尔开发者论坛(IDF 2013)上展示了业界首款基于FPGA的80Gbps集成流量管理器(TM)的网络接口（ NIC）解决方案，以及一个通过Intel QuickPath Interconnect (QPI)通讯协议将FPGA连接到全新Intel® Xeon® E5-2600 v2处理器的实现方案。 发表于：2013/9/12 Xilinx与生态伙伴启动All Programmable抽象化计划 助力更多设计人员并将生产力提升高达15倍 All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布启动All Programmable抽象化计划，帮助硬件设计人员提高生产力并力助系统及软件开发人员直接利用All Programmable FPGA、SoC和3D IC。 发表于：2013/9/11 基于FPGA和DVI视频接收器设计 给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块(DCM)； 利用FPGA内置的ISERDES和DDR实现串/并转换，并用逻辑来实现字对齐，利用FIFO来实现通道对齐;最后经过解码，输出视频信号。与采用专用视频接口接收芯片相比，其充分利用FPGA自身的资源，提高了系统集成度，减少了资源消耗。 发表于：2013/9/6 Altera的FPGA与Micron混合内存立方实现互操作，共同引领业界 Altera公司(NASDAQ: ALTR)和Micron技术有限公司(NASDAQ: MU) (“Micron”)今天宣布，双方联合成功展示了Altera Stratix® V FPGA和Micron混合内存立方 (Hybrid Memory Cube, 简称HMC)的互操作性。采用这一成功的技术，系统设计人员能够在下一代通信和高性能计算设计中充分发挥FPGA和SoC的HMC优势。这一展示表明了Altera的10代系列产品对HMC产品的支持进行了早期验证，能够及时将产品推向市场，包括Stratix 10以及Arria 10 FPGA和SoC。 发表于：2013/9/5 <…228229230231232233234235236237…>
