头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 基于Nios II处理器的口腔CT控制系统的设计 采用Altera公司的CycloneIV系列的EP4CE15F256型芯片作为核心芯片设计了口腔CT控制系统，嵌入Nios II处理器，利用该处理器和内部逻辑电路实现了控制系统同步信号的输出,同时实现了上位机的通信、各个电源的控制、X射线管电压/管电流的监测以及参数的输入、显示和存储等功能。该口腔CT控制系统电路设计简单，软件设计灵活，能有效缩短开发周期，达到预期效果。 发表于：2013/8/1 Xilinx 在IPCE上展示领先一代的All Programmable 工业和嵌入式解决方案 赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布将在即将于8月1日到3日举行的2013 工业计算机及嵌入式系统展（IPCE）上，针对工业及嵌入式应用展示其基于 Zynq-7000 All Programmable SoC的机器视觉和工业控制等六大系统级解决方案，以及相关生态系统支持。与此同时，赛灵思公司全球ISM (工业、科学和医疗)部市场经理林逸芳（Yvonne Lin）女士将参加同期举行的“电机控制论坛”上并发表题为“使用Xilinx 方案提高马达控制驱动性能”的主题演讲。 发表于：2013/7/31 基于ARM和FPGA的NoC资源网络接口驱动设计与实现 将ARM处理器作为NoC系统中的一个资源节点，设计了资源网路接口，基于Linux操作系统的基础上，编写了FPGA设备的驱动程序。在典型的3×3 2D Mesh结构的NoC系统中进行了测试，结果表明该设计实现了ARM处理器资源节点和NoC系统中其他IP核数据的高速、可靠传输。 发表于：2013/7/31 Altera提供经过全面验证的EtherCAT协议IP，前端许可免费 Altera公司(NASDAQ：ALTR)今天宣布，开始为Altera FPGA提供经过全面验证的EtherCAT(控制自动化技术以太网)协议知识产权(IP)。此次发布是Altera、EtherCAT技术集团(ETG)以及Softing工业自动化有限公司合作推出最新产品，其许可结构支持开发人员使用前沿的工业以太网协议，而且没有前端许可费用，没有单片版税报告或者延期协商，最终简化了基于FPGA的工业以太网设计集成。 发表于：2013/7/30 一种UWB的MAC缓存设计 实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计，使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互，并在SMIC 0.18 μm CMOS工艺下进行了流片。测试结果证明其在125 MHz下能正常工作。 发表于：2013/7/29 UWB定位系统FPGA基带处理设计 基于到达时间差（TDOA）算法，设计了一个脉冲超宽带（IR-UWB）室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲，进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器（DCM）的相移器功能模块（PS）构成延迟锁相环（DLL），测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40 cm，达到设计要求。 发表于：2013/7/26 基于EPM240T100的步进电机综合系统设计 在分析步进电机内部结构和工作原理的基础上，介绍了步进电机控制器逻辑设计思路。控制芯片选用ALTERA公司的高性价比、专用大规模集成电路芯片EPM240T100，实现了步进电机控制系统。 发表于：2013/7/22 基于低成本FPGA的高清低码流H.264摄像机SoC参考设计 本文提出了一种基于低成本FPGA的高清低码流安防摄像机SoC实现方式，该设计已经完全实现，开创了高清低码流安防摄像机SoC的先河。 发表于：2013/7/19 数字滤波器输入输出的设计与实现 滤波器是任何信号处理系统的关键组成部分，随着现代应用的日趋复杂，滤波器设计的复杂程度也日益提高。采用 FPGA 设计和实现的高性能滤波器的能力是模拟方法所望尘莫及的。另外，采用FPGA 设计的数字滤波器可以避免模拟设计中存在的某些问题，特别是组件漂移和容差（在高可靠应用中，由温度过高、老化和辐射问题造成）。这些模拟问题会显著降低滤波器的性能，特别是在通带纹波等方面。 发表于：2013/7/19 联华电子 (UMC) 28纳米节点采用Cadence物理和电学制造性设计签收解决方案 全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS）今天宣布，历经广泛的基准测试后，半导体制造商联华电子（NYSE：UMC；TWSE：2303）（UMC）已采用Cadence “设计内”和“签收”可制造性设计（DFM）流程对28纳米设计进行物理签收和电学变量优化。该流程既解决了随机和系统良率问题，又为客户的28纳米设计提供另一种成熟的制造流程。通过与联华电子的合作开发，这些新的流程整合了业界领先的DFM预防、分析和签收能力，包括Cadence光刻物理分析器（LPA）、Cadence模板分析、Cadence光刻电学分析器（LEA）和Cadence化学机械抛光预测（CCP）技术。 发表于：2013/7/19 <…232233234235236237238239240241…>
