头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于W5300和FPGA的实时数据采集系统设计 为实现数据采集的实时传输和远程控制，设计并实现了基于W5300和FPGA的实时数据采集系统。系统选用W5300搭建网络模块，采用TCP协议与远程上位机通信，控制以AD7357为核心的A/D模块进行数据采集。通过对系统稳定性和准确性的反复测试，最终可实现两路A/D以1.5 MS/s采样率对50 Hz~750 kHz信号的准确采样并向远程上位机实时传输数据。 发表于：2013/5/20 Altera收购 Enpirion，拥有自己的电源专家 Altera 于2013年5月15日宣布其已就收购 Enpirion, Inc. 一事签署了最终合并协议。这次收购是Altera近年来的最大收购，耗资约1.4亿美元现金。 发表于：2013/5/17 基于FPGA的高速多通道数据采集系统设计 介绍一种基于FPGA的数据采集系统的设计，以Cyclone Ⅱ系列的EP2C35F484芯片为主控单元，配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013，并结合外围电路实现了采集系统。基于Quartus Ⅱ9.0平台，实现了对ADS7825芯片和CY7C68013芯片的控制与通信，并采用Verilog硬件描述语言，实现了系统的仿真，给出了系统核心模块的时序仿真波形图。经测试，系统实现了对多路模拟信号的采集，具有良好的稳定性、快速性。 发表于：2013/5/16 基于NiosII的自由落体分析仪的设计 给出了一种研究自由落体运动的新方法，提出了一种以Altera NiosII的SoPC为核心处理单元的自由落体分析仪的设计方案，并介绍了分析仪的软硬件设计过程。该自由落体分析仪可提高测量精度，使复杂的系统在单片FPGA上实现。实验结果表明，该系统稳定可靠，各项指标均已经达到设计要求。 发表于：2013/5/10 基于SAD算法的立体匹配的实现 利用FPGA并行性计算和合理的流水线设计完成了立体视觉中最核心的部分——立体匹配以及硬件结构，选取SAD区域立体匹配算法，利用补码来实现SAD算法，在算法流程中采用窗口并行和像素串行来完成。在获得视差图时，采用128×128图像对，窗口大小为3×3，视差为24，在系统时钟为50 MHz情况下，实现了每秒425帧的处理速度，最后给出了视差图。实验证明，选用FPGA来实现立体匹配系统的设计是可行的，具有一定的鲁棒性。 发表于：2013/5/3 基于FPGA的激光陀螺信号高速精确解调系统 利用FPGA的高度并行性和对时延的准确控制,设计对激光陀螺信号的高速、精确解调系统。该系统以XILINX FPGA为硬件核心，通过巧妙的时钟设计和高速高阶滤波设计，很好地实现了对陀螺信号精确鉴相、计数和高速滤波，并协调DSP的后续处理和上位机通信。通过对国产某激光陀螺进行测试发现，本系统解调后得到的陀螺角速度10S、100S的方差都明显优于现有系统的测试结果,系统响应时间也得到极大提高。 发表于：2013/4/24 基于FPGA的OFDM基带软硬件联合验证平台的设计 针对OFDM基带系统的软件仿真和硬件验证，提出并设计了一种基于FPGA的OFDM基带系统软硬件联合验证方案。在该方案中，基带系统由上位机的软件基带部分和FPGA的硬件基带部分组成。两者之间的数据连接由基于以太网的UDP协议实现，从而在验证平台上实现了完整的基带系统。应用实例表明，在所提出的基带系统验证平台中，软件仿真可以运行于实际信道，硬件验证的结果可以得到灵活的实时处理。因此该平台为基带系统的设计提供了从算法研究到硬件实现的统一测试环境，有效提高了设计效率。 发表于：2013/4/23 基于FPGA的16APSK数字接收机的设计与实现 介绍了一种适用于新型体制16APSK的相干解调算法，给出了其工作流程框图，说明了各主要模块的设计方法，并给出了基于FPGA的数字接收机架构及实现结果。经实验证明，该接收机兼顾解调性能与实现复杂度，具有较高的工程应用价值。 发表于：2013/4/19 一种多线程轻核机器中进程管理的硬件实现 提出了一种多线程轻核处理器的进程管理器硬件设计。为了得到更好的效果，该进程管理器拥有一个内建的事件管理器来监测等待进程的触发条件，进程的调度也采用硬件实现。所设计的并行轻核处理器的任务管理器由ALU、存储系统和内置路由器构成，用来处理进程。 发表于：2013/4/19 赛普拉斯首款PSoC® 4套件定价25美元 可通过Premier Farnell预定 赛普拉斯半导体公司和全球领先的高品质服务分销商及e络盟社区的拥有者Premier Farnell日前宣布，客户可以通过www.element14.com/PSoC4预定赛普拉斯最新推出的首款PSoC® 4套件。工程师们使用该款可扩展套件，配合免费的PSoC Creator集成开发环境（IDE），即可开展基于PSoC 4可编程片上系统的独特设计。ARM® Cortex-M0处理器的性能与PSoC架构独有的可编程模拟和数字模块所具有的灵活性相结合，使嵌入式工程师们的设计工作易如反掌。 发表于：2013/4/16 <…237238239240241242243244245246…>
