头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 意法半导体（ST）通过CMP提供先进MEMS制程试制样片 意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）宣布即日起通过IC中介服务公司CMP（Circuits Multi Projets®）为研发组织提供意法半导体THELMA MEMS制程，大学、研究实验室和设计企业可运用该制程试制样片。意法半导体运用这项制程研制并销售了数十亿颗市场领先的加速度计和陀螺仪。现在意法半导体以试制和代工的形式向第三方提供这项制程，旨在于推动运动感应应用在消费电子、汽车电子、工业及医疗保健市场取得新的发展。 发表于：2013/3/28 基于NiosII和3G无线网络的远程数据传输系统 为了实现有线网络难以覆盖的远程数据传输，设计了基于NiosII系统的远程数据传输系统。系统中使用FPGA芯片的IP核构建NiosII控制系统和与3G模块通信的UART接口，同时设计了数据传输控制程序和通信协议，实现了通过3G无线网络的数据远程传输。针对电力系统的远程数据采集进行了测试，系统功能完善,运行可靠。 发表于：2013/3/28 基于MSP430和FPGA的三线串行接口测试仪的设计 通过研究三线串行接口的构成原理，设计了一种基于MSP430单片机和FPGA的三线串行接口测试仪。该测试仪利用MSP430单片机来控制三线传输功能，由FPGA产生三线传输时序，由相应的上位机软件来测试数据通信。经测试，该测试仪具有使用方便、功能齐全、性能稳定等特点, 能够较好应用于航天领域的三线串行接口通信测试中。 发表于：2013/3/28 基于CY7C68013A的FPGA配置和通信接口设计 为了同时实现计算机对FPGA进行在线配置和高速数据传输，提出了一种基于CY7C68013A芯片的USB2.0接口设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程，详细分析了CY7C68013A固件程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制，配置速度为6 Mb/s，而在数据传输时采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。 发表于：2013/3/25 莱迪思宣布推出针对微型系统的世界上最小的FPGA 莱迪思半导体公司（NASDAQ: LSCC）今日宣布推出iCE40 LP384 FPGA，超低密度FPGA扩展的iCE40系列的最小器件。能够使设计人员快速地添加新的功能，使成本敏感、空间受限、低功耗的产品差异化，新的小尺寸FPGA对许多应用是理想的选择，诸如便携式医疗监护仪、智能手机、数码相机、电子书阅读器和紧凑的嵌入式系统。 发表于：2013/3/25 图形处理中投影变换的硬件设计与验证 描述了基于浮点处理单元的投影变换的硬件实现。以提高速度为设计目标，采用Verilog语言进行设计和实现，使用ISE进行逻辑综合，并用SystemVerilog进行建模验证。结果表明，本设计极大地提高了图形处理的速度。 发表于：2013/3/25 导弹角速度编码器组合测试系统信号源设计 基于计算机串行通信总线，在单片机的控制下使用一片FPGA芯片控制DDS模块完成了信号源的设计，同时控制DDS芯片AD9959完成任意波形的产生以作为备用的信号源。基于QuartusII 7.2软件环境和VHDL语言完成了软件程序的设计。仿真和试验表明，该信号源稳定性好，信号精度及分辨率高，频率、相位、幅度可灵活调整，具有很好的通用性，能够满足角速度编码器组合测试系统的性能指标和技术要求，具有很好的应用价值。 发表于：2013/3/22 一种DDS任意波形发生器的ROM优化方法 提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降锯齿波的波形数据写入片外存储器，当调用时再将相应的数据移入FPGA的片上RAM，取代分区块的将所有类型波形数据同时存储在片上RAM中的传统方法；再利用正弦波和三角波的波形在4个象限的对称性以及锯齿波的线性特性，通过硬件反相器对波形数据和寻址地址值进行处理，实现了以1/4的数据量还原出精度不变的模拟信号，从而将整体的存储量减小为原始设计方案的5%。经验证，这种改进方法正确可行，能够大大降低开发成本。 发表于：2013/3/22 PSoC 4架构全面挑战8位、16位和32位独立式MCU 赛普拉斯PSoC 4架构可面向嵌入式设计提供业界最灵活、最低功耗的ARM®Cortex™-M0器件，真正可扩展、可无限重配置的架构，采用组件设计方法，必将对8位、16位和32位独立式MCU发起挑战。 发表于：2013/3/22 Altera Cyclone V GT FPGA是业界第一款符合5 Gbps PCIe Gen2要求的低功耗FPGA Altera公司 (NASDAQ: ALTR)今天宣布，其28 nm Cyclone® V GT FPGA全面通过了PCI Express® (PCIe®) 2.0规范的兼容性测试。Cyclone V GT FPGA目前已经投产，是业界第一款实现了5 Gbps数据速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG实验室测试中，Cyclone V GT FPGA成功通过了所有PCI-SIG®兼容性和互操作性测试，目前已经收录到PCI-SIG Integrators名录中。与以前的FPGA相比，在开发基于PCIe Gen2的应用时，Cyclone V GT FPGA帮助开发人员大幅度降低了系统成本和系统功耗。 发表于：2013/3/20 <…240241242243244245246247248249…>
