头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 带有时标的嵌入式语音信号录取系统设计 为了满足语音电台抗干扰客观评估系统对语音文件对准精度的要求，在FPGA平台上设计一种基于SOPC技术的带有时间标记信息的嵌入式语音信号录取系统。在GPS接收机时间信息和秒脉冲触发下，NiosⅡ软核处理器控制音频Codec芯片WM8731对输入的音频信号进行高精度采集，将触发时间信息和采集得到的数据按照特定的格式进行打包与封装，并以FAT文件格式存储到SD卡上。由于GPS系统时间信息具有很高的时间精度，加之FPGA器件具有的时序可控特性 发表于：2013/7/3 把握赛灵思FPGA中的主要时钟资源 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来说，什么时候用DCM、PLL、 发表于：2013/7/3 赛灵思高层次综合工具加速FPGA设计 作者：SharadSinha博士生新加坡南洋理工大学sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C语言等高级语言能帮助您在FPGA上快速实现算法。高层次综合（HLS）是指自动综合最初用C、C++或SystemC语言描述的数 发表于：2013/7/2 美高森美推出高集成度IGLOO2拓宽FPGA产品组合 致力于提供功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation，纽约纳斯达克交易所代号：MSCC) 现在宣布推出用于工业、商业、航空、国防、通信和安全应用的IGLOO®2现场可编程门阵列(FPGA)系列产品。基于非易失性快闪技术的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用输入/输出(GPIOs)、5G SERDES接口，以及现今市场上很多相似器件都提供的PCI Express® endpoint，并且具有业界唯一的高性能存储器子系统。 发表于：2013/7/1 使用Zynq-7000 AP SOC和FREERTOS设计视频流系统 本应用指南演示了如何使用FreeRTOS操作系统——Zynq-7000 AP SoC的两种推荐操作系统之一（另外一种是Linux）。 FreeRTOS是一种只含有少量文件的免费操作系统，易于连接、使用和维护。FreeRTOS支持多线程或任务、互斥器、信号灯和软件定时器。在参考设计中，主应用在一个FreeRTOS线程中运行， 同时创建另一个FreeRTOS线程，用以逐渐改变屏幕视控系统(OSD)的透明度，以显示混合效果。 发表于：2013/7/1 领先一代超越纸上谈兵， Xilinx在竞争中脱颖而出 Xilinx亚太区销售与市场副总裁杨飞说：“Xilinx将继续‘领先一代’，市场份额将持续扩大”杨飞Xilinx亚太区销售与市场副总裁作为可编程FPGA的发明者，Fabless半导体业务模式的首创者，从 发表于：2013/7/1 把手课堂：FPGA 101-如何配置您的Zynq SoC裸机解决方案 编者注：这是Adam Taylor规划的Zynq-7000 All Programmable SoC实际操作教程系列的第二部分。Adam经常为Xcell杂志撰稿，他撰写了第82期介绍Zynq SoC设计的封面报道，以及本期中介绍XPE和XPA的文章（见第46页）。同时他还为All Programmable Planet撰写博客。 发表于：2013/7/1 使用赛灵思的功耗估计器和功耗分析器工具 作者：AdamTaylor首席工程师EADSAstriumaptaylor@theiet.org精确估算FPGA设计的功耗对确保获得正确的电源架构至关重要。FPGA与众多其它类型组件的不同之处 发表于：2013/7/1 Huffman并行解码算法的改进与实现 为了提高Huffman解码的效率和实时性，采用并行处理技术和改进的Huffman并行解码算法，设计基于现场可编程门阵列FPGA的Huffman并行解码器。在不考虑Huffman编码长度的情况下，解码器通过插入流水线结构的方法将Huffman码流的码流头和信息码流分开，同时进行解码。硬件仿真结果表明，在一个时钟节拍内解码器处理的数据位数与解码效率成正比，位数越多，实时性越好。 发表于：2013/6/27 Synopsys发布为最优化实现所有系统级芯片处理器内核的标准单元库和存储器套件 为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球性领先供应商新思科技公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前发布其专为支持多种处理器内核的优化实现而设计的套件，以作为DesignWare® Duet嵌入式存储器以及逻辑库IP组合的扩展。此次发布的全新DesignWare HPC(高性能内核)设计套件包括一整套高速和高密度存储器实例和标准单元库，它们可使SoC设计师优化其片上CPU、GPU和DSP IP内核，以实现最大的速度、最小的面积或最低的功耗，或针对其特殊的应用需求实现上述三者的最优化平衡。 发表于：2013/6/26 <…235236237238239240241242243244…>
