头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 一种DDS任意波形发生器的ROM优化方法 提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降锯齿波的波形数据写入片外存储器，当调用时再将相应的数据移入FPGA的片上RAM，取代分区块的将所有类型波形数据同时存储在片上RAM中的传统方法；再利用正弦波和三角波的波形在4个象限的对称性以及锯齿波的线性特性，通过硬件反相器对波形数据和寻址地址值进行处理，实现了以1/4的数据量还原出精度不变的模拟信号，从而将整体的存储量减小为原始设计方案的5%。经验证，这种改进方法正确可行，能够大大降低开发成本。 发表于：2013/3/22 PSoC 4架构全面挑战8位、16位和32位独立式MCU 赛普拉斯PSoC 4架构可面向嵌入式设计提供业界最灵活、最低功耗的ARM®Cortex™-M0器件，真正可扩展、可无限重配置的架构，采用组件设计方法，必将对8位、16位和32位独立式MCU发起挑战。 发表于：2013/3/22 Altera Cyclone V GT FPGA是业界第一款符合5 Gbps PCIe Gen2要求的低功耗FPGA Altera公司 (NASDAQ: ALTR)今天宣布，其28 nm Cyclone® V GT FPGA全面通过了PCI Express® (PCIe®) 2.0规范的兼容性测试。Cyclone V GT FPGA目前已经投产，是业界第一款实现了5 Gbps数据速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG实验室测试中，Cyclone V GT FPGA成功通过了所有PCI-SIG®兼容性和互操作性测试，目前已经收录到PCI-SIG Integrators名录中。与以前的FPGA相比，在开发基于PCIe Gen2的应用时，Cyclone V GT FPGA帮助开发人员大幅度降低了系统成本和系统功耗。 发表于：2013/3/20 Xilinx扩展领先一代All Programmable SoC产品线 打造Smarter无线、广播及医疗系统 All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Zynq-7000系列的最新成员-Zynq™-7100 All Programmable SoC。该器件集成了业界性能最高的数字信号处理（DSP）功能，可满足新一代“智能（Smart）”无线、广播、医学最严格的可编程系统集成要求。 发表于：2013/3/20 意法半导体（ST）通过CMP提供130纳米H9A模拟CMOS制程 意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）与CMP（Circuits Multi Projets®）携手宣布即日起通过CMP向大学、研究实验室和设计企业提供意法半导体的H9A CMOS制程（130纳米光刻技术节点），该样片试制服务可提供大量模拟器件和数字器件。晶片扩散工序在意法半导体法国Aix-en-ProvenceRousset工厂完成。意法半导体正在以代工服务的形式向第三方提供这项制程，可用于制造现有的模拟器件平台或在超越摩尔应用领域取得的新的研发设计，如能量收集、自主智能系统以及家庭自动化集成系统。 发表于：2013/3/18 基于DDS芯片的相位相关双通道信号源设计 采用直接数字频率合成（DDS）芯片AD9854设计了一种任意相位相关双通道信号源，利用FPGA可编程器件实现逻辑控制。该信号源可输出两路相干、同频、相位差可设定的正弦信号。同时，利用DDS器件内置的高速比较器及外围信号调理电路，也可同时输出三角波和方波信号。其输出频率范围为0~150 MHz，频率分辨率为1 μHz,相位调节分辨率可达0.022°。实测结果表明，该系统输出信号频率稳定度高、相位差精确。 发表于：2013/3/13 适用于AVS的高性能整像素运动估计硬件设计 提出了一种适用于AVS的高性能整像素运动估计的硬件设计。该设计采用了二维内置SAD加法树计算阵列结构，通过合理的安排片上存储，极大地降低了I/O带宽；运用了加1电路选择进位加法器，进一步缩小了结构面积，提高了处理速度。实验表明，使用SMIC 0.18 μm CMOS工艺库在250 MHz频率下综合，所提出的结构只需102 K门，满足对AVS高清视频实时处理的要求。 发表于：2013/3/13 意法半导体（ST）28纳米FD-SOI技术运行速度达到3GHz 意法半导体（ST)宣布，其28纳米FD-SOI技术平台在测试中取得又一项重大阶段性成功。继去年12月公司宣布系统级芯片（SoC）集成电路成功投产后，意法半导体又宣布其法国Crolles工厂生产的应用处理器引擎芯片工作频率达到3GHz，在指定的工作频率下新产品能效高于其它现有技术。 发表于：2013/3/13 中芯国际CEO邱慈云再次当选GSA董事 中芯国际集成电路制造有限公司（“中芯国际”，纽交所代号：SMI，港交所股份代号：981），中国规模最大、技术最先进的集成电路代工厂，今日宣布，其首席执行官邱慈云博士再次当选全球领先的半导体行业协会之一 -- 全球半导体联盟（简称“GSA”）董事。 发表于：2013/3/13 基于导航基带芯片的UART的设计和仿真 设计了一款带自动波特率检测且误差较小的UART模块，旨在获得良好的通信功能。该模块支持全双工的串行数据传输和红外通信功能，且支持DMA模式以减少CPU的占用时间。UART的发送和接收通道各有一个FIFO模块。最后，利用Verilog语言的硬件实现方法在FPGA平台上进行了验证。 发表于：2013/3/12 <…241242243244245246247248249250…>
