头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 SAR高速海量数据存储与回放系统设计 为了解决SAR匹配成像数据以及合成孔径雷达中频采样后高速海量数据的存储问题，介绍了一种基于FPGA控制的NAND Flash数据存储及回放系统设计方案。实验证明,该系统能以3 Gb/s码流实时存储数据具有强实时性，且性能稳定，有很好的工程使用价值。 发表于：2011/5/30 独立式多分辨率VGA/DVI压缩存储系统 一种独立式多分辨率VGA/DVI压缩存储系统，该系统支持VGA/DVI输入，同时支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率图像的连续压缩和存储。在100 MHz时钟频率下，系统可以对图像SXGA和UXGA实时压缩为(25帧/s)和(17帧/s)。实验表明，在不同码率下，系统的单帧图像压缩性能与JPEG2000标准近似，PSNR值优于JPEG标准。 发表于：2011/5/30 赛灵思启动第三届开源硬件大赛Open HW给力中国智造 来自中国电子学会、全国大学生电子设计竞赛组委会、北京工业大学、赛灵思公司及德致伦、依元素、安富利、科通、缘隆、智翔等生态合作伙伴的相关领导，还有包括清华大学、上海交大等在内的全国各大重点工科院校近200多位赛灵思FPGA联合实验室主任及嵌入式系统专家，共同出席了大赛启动仪式。同时出席并致辞的还有中国工程研究院院士、全国大学生电子设计竞赛组委会主任王越院士。 发表于：2011/5/30 基于复数浮点运算的协方差矩阵的FPGA实现 协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA(Field Programmable Gate Array)可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。 发表于：2011/5/27 基于麦克风阵列声源定位系统的FPGA实现 论述了基于麦克风阵列的声源定位技术的基本原理，给出了利用FPGA实现系统各模块的设计方法。重点介绍了其原理和模块的电路实现，给出的基于FPGA设计实验结果表明，系统最大限度发挥了FPGA的优势、简化了系统设计、缩短了设计周期、符合设计要求。 发表于：2011/5/27 FSK／PSK调制的FPGA实现 基于DDS和VHDL硬件描述技术，采用大规模可编程门阵列FPGA，实现了FSK和PSK数字调制。介绍了m伪随机基带码元发生器、跳变检测器和DDS信号发生等模块。系统参数易修改、可移植性强、性能稳定。 发表于：2011/5/27 CPLD的DSP多SPI端口通信设计 SPI通信方式具有硬件连接简单、使用方便等优点，应用广泛。采取硬件和软件相结合的措施，可以确保SPI通信中数据流的同步，实现可靠通信。本文给出了DSP多SPI端口通信的设计与实现过程，讨论了其中的关键技术问题。SPI多端口通信方法基于CPLD实现，易移植，易于实现功能扩展，可广泛应用于各种采用SPI通信方式的自动化装置。 发表于：2011/5/27 张忠谋：台湾半导体教父的“极限制造” 如果"台湾半导体教父"张忠谋没有在1987年创立台积电，至今可能仍是如此。"在这二三十年的半导体时代中，张忠谋的地位无人能及。" 发表于：2011/5/26 WIMAX LDPC码译码器的FPGA实现 设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器，支持WIMAX标准LDPC码的译码。 通过插入最短的额外时钟周期，使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构，实现了对该标准中576、768、1152、2304 4种码长LDPC 码译码的支持。结果表明所设计的译码器完全能满足WIMAX标准对数据吞吐率的要求。 发表于：2011/5/26 一种改进型surendra背景更新算法的FPGA实现 针对现有的动态背景提取运动目标物体算法复杂且难以在硬件上实现的问题，研究了改进型surendra背景更新算法原理的特点，提出了改进型surendra背景更新算法的硬件结构，并对硬件结构进行综合、仿真后，在FPGA芯片上实现。 发表于：2011/5/26 <…397398399400401402403404405406…>
