头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 Altium 发布NanoBoard 3000 FPGA 开发板的即时部署选项 日前，Altium 宣布为其最新 NanoBoard 3000 FPGA 开发板添加即时部署选项。设计人员将无需创建定制的 PCB，便可使 FPGA 设计直接从概念创建过程进入部署实施阶段。 发表于：2009/11/30 Actel增强用于xTCA平台管理应用的Fusion混合信号FPGA IP产品系列 爱特公司(Actel Corporation)宣布推出与其子公司Pigeon Point Systems携手开发的硬件平台管理应用的IP内核增强组件。全新的增强内核使Actel Fusion混合信号FPGA更适合用于平台管理应用，尤其是获Pigeon Point市场主导的板级管理参考设计 (Board Management Reference, BMR) 系列支持的xTCA应用。 发表于：2009/11/30 基于FPGA的线阵CCD驱动时序发生器设计 在分析TOSHIBA公司的TCD1702C型线阵CCD驱动时序关系的基础上，结合现场可编程门阵列FPGA器件和VHDL硬件描述语言，采用Quartus Ⅱ 3.0软件平台与仿真环境，设计了可调节曝光时间的CCD驱动时序发生器，并阐述了其逻辑设计原理。 发表于：2009/11/27 风标电子Flasher ARM简介 Flasher ARM 主要是为了针对微处理器片上或是外部Flash和ARM内核的编程工具。为烧写Flash目标而设计了J-Flash 和 Stan-alone。另外Flasher ARM具有所有J-Link的功能。Flasher ARM是通过USB或是RS232串口连接PC。可运行在Microsoft Windows 2000, Windows XP, Windows 2003 or Windows Vista，内嵌入标准的20-pin JTAG连接器。 发表于：2009/11/26 Spansion MirrorBit® 闪存现可作为经Xilinx Spartan®-6 FPGA验证的配置解决方案提供 Spansion公司今天宣布：其MirrorBit® 闪存现已可作为经赛灵思（Xilinx）Spartan®-6 FPGA系列验证的配置解决方案提供。Spansion提供了一个MirrorBit Multi-I/O闪存附加模块，它与赛灵思的Spartan-6评估和开发工具兼容，使得设计人员能够便捷地评估和测试各种配置选项。这些组合的解决方案可以通过Avnet Electronics Marketing获取，可用于开发一系列消费类、信息娱乐、视频和其它对成本和功耗敏感的应用。 发表于：2009/11/25 基于SoPC的实时边缘检测系统研究 一种基于SoPC嵌入式单片解决方案的实时边缘检测系统，利用FPGA片上逻辑资源实现了对640×512大小的动态8 bit灰度图像的实时边缘检测运算，并利用片内NiosⅡ处理器对系统进行控制。分析了系统组成、工作原理、性能数据处理算法及实现过程。 发表于：2009/11/24 基于XPLD的便携式数字显微镜设计 分析了目前市面上常见的数字显微镜设计方案的利弊，提出在嵌入式平台上设计数字显微镜具有成本和性能优势。详细阐述了利用XPLD芯片配合大容量的DDR SDRAM实现数字显微镜的方案。具体分析了设计中通过定制DDR控制器解决大容量存储器和建立随机存储缓冲区的方法。 发表于：2009/11/23 基于SoPC的视频监视器千兆网显示接口设计 应用SoPC和千兆以太网技术设计实现了视频监视器的千兆网显示接口。通过该接口视频监视器可以完成数字视频信号的远程接收和显示。该设计利用Altera SoPC解决方案，将主要模块集成在一片FPGA上，可以快速构建千兆以太网系统，提高系统的集成度与稳定性。在数字远程视频传输上，该设计充分利用了千兆网的特性，对比其他数字视频传输方法，具有高速率、低成本以及分组数据的优势。 发表于：2009/11/19 基于FPGA的单边带调制解调系统 单边带通信是目前应用比较广泛并具有占用较窄频带特点的一种通信方法。本文着重介绍单边带调制解调技术，采用DSP Builder设计流程，结合Modelsim对Signal Compiler生成的test bench文件进行仿真，在QuartusII环境下编译生成VHDL语言，组建工程，下载至硬件，利用Signal Tap II Logic Analyzer观察硬件输出波形。 发表于：2009/11/19 Altera 推出业界首款串行 RapidIO 2.1 IP 解决方案 Altera 公司 (NASDAQ: ALTR) 今天宣布推出业界首款支持 RapidIO® 2.1 规范的知识产权 (IP) 内核。Altera 的串行 RapidIO IP 内核可支持多达四条通道，每条通道速率为 5.0 GBaud，从而满足了无线市场日益增长的带宽和可靠性需求。该 IP 内核专门针对拥有多个嵌入式收发器的 Stratix® IV FPGA 而优化，并得到了Quartus® II 软件 v9.1 的支持。 发表于：2009/11/18 <…494495496497498499500501502503…>
