头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 Altera 40-nm Stratix IV GX FPGA开始量产 Altera公司 (NASDAQ: ALTR)今天宣布，开始批量发售40-nm Stratix IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底发售，是当时业界第一款40-nm FPGA，作为唯一能够量产的40-nm FPGA，该系列继续在市场上保持领先地位。Stratix IV系列是目前密度最大、性能最好的FPGA，应用在各类最终用户的高速背板和电缆接口、芯片至芯片互联以及协议桥接应用中。 发表于：2009/10/27 MIPS科技向 Altera 公司授权MIPS32TM 架构 为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领导厂商 MIPS 科技（MIPS Technologies, Inc）宣布，Altera 公司已获得MIPS32TM 架构授权，此举标志 MIPSTM 架构正式进入 FPGA 领域。 发表于：2009/10/27 Altera 40-nm Stratix IV GX FPGA开始量产 Altera公司 (NASDAQ: ALTR)今天宣布，开始批量发售40-nm Stratix IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底发售，是当时业界第一款40-nm FPGA，作为唯一能够量产的40-nm FPGA，该系列继续在市场上保持领先地位。Stratix IV系列是目前密度最大、性能最好的FPGA，应用在各类最终用户的高速背板和电缆接口、芯片至芯片互联以及协议桥接应用中。 发表于：2009/10/27 引领创新潮流，石墨存储器架构掀FPGA设计新风 厂商新闻,站点首页,资讯,EDA及可编程 发表于：2009/10/27 赛灵思亚太联盟计划成员开展目标设计平台合作 厂商新闻,站点首页,资讯,EDA及可编程 发表于：2009/10/27 赛灵思亚太联盟计划成员开展目标设计平台合作 厂商新闻,站点首页,资讯,网络与通信,EDA及可编程 发表于：2009/10/27 打破垄断 FPGA市场冲出本土黑马 多方视点,站点首页,资讯,EDA及可编程 发表于：2009/10/27 赛灵思支持杜比数码专业编码器，满足高性能低功耗音频广播应用需求 全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）日前宣布，现场可编程门阵列 (FPGA) 首次实现对多通道杜比数码专业编码功能的支持。利用这种实施在赛灵思 Virtex-5 器件中的编码功能，广播设备开发人员可针对快速变化的设计要求做出极其灵活的反应，充分满足高性能、低功耗系统和精简材料清单的需求，以降低开发成本。 发表于：2009/10/27 Altera增强MAX II系列，进一步拓展其CPLD应用 Altera公司(NASDAQ: ALTR)今天宣布，提供工业级温度范围以及功耗更低的MAX IIZ器件，从而进一步增强了MAX II CPLD系列。MAX IIZ CPLD完美的结合了逻辑密度、I/O和小外形封装，静态功耗降低了55％，非常适合低成本和低功耗应用。这些新功能拓展了MAX IIZ CPLD的市场应用，例如工业、计算机和办公自动化、医疗和消费类等领域。 Altera公司器件产品市场资深总监Luanne Schirrmeister评论说：“Altera第一次在市场上推出MAX IIZ CPLD时，主要是面向便携式和手持式设备。通过提供工业级温度范围以及功耗更低的MAX IIZ CPLD，Altera帮助设计人员减小了电路板面积和功耗，从而降低了实际应用的成本，而这些应用领域是MAX IIZ器件以前未曾涉足的。” 发表于：2009/10/27 Synopsys推出Synphony高层次综合 全球领先的半导体设计、验证和制造软件、硬件及知识产权（IP）供应商新思科技公司（NASDAQ: SNPS），今天宣布推出其Synphony HLS (High Level Synthesis)解决方案。该解决方案集成了M语言和基于模型的综合法，与传统RTL流程相比，能够为通信和多媒体应用提供高达10倍速的更高的设计和验证能力。Synphony HLS为ASIC 和 FPGA的应用、架构和快速原型生成最优化的RTL。此外，通过在虚拟平台中为系统验证和早期软件开发生成C模型，Synphony HLS补充了基于C/C++的程序流。Synphony HLS与Synopsys的综合工具DC、Synplify Premier、Confirma、VCS、System Studio和Innovator产品一起，提供了从算法到最终芯片的最完整的原型、实施和验证流程。 发表于：2009/10/27 <…499500501502503504505506507508…>
