使用有安全保障的闪存存储构建安全的汽车系统

最新设计资源

基于STM32两轴深水观测云台控制系统设计[其他][其他]

随着水下机器人在海洋能源勘探领域研究的深入，其需要借助云台实时监测水下环境、保证安全高效的作业。因此设计了基于STM32主控板的两自由度深水观测云台及其控制系统，在FreeRTOS上设置不同优先级的任务，实现CPU资源的高效利用。采用RS485实现云台和上位机通信，上位机按照Modbus双向通信协议向云台下位机发送控制命令。在实现两轴云台电机转动的同时，上位机实时接收检测到的数据。采用PID算法控制云台转动角度，通过分析实验结果，该系统可以实现云台两自由度控制和高质量图片视频采集。

发表于：7/28/2021

代码审查缺陷密度量化模型研究[其他][其他]

为通过代码审查活动达到对软件产品质量提升的作用，给出了代码审查平台搭建方案，并据此平台策划开展了多个工程的代码审查活动。利用首轮采集的数据，初步分析确立了代码审查缺陷密度模型和影响因子，计算得到了代码审查缺陷密度的基线目标值。该模型可以供研发团队和研发团队所属组织策划确定代码审查基线，并策划开展后续代码审查活动。

发表于：7/28/2021

基于改进型差分进化的MLAT系统布站方法研究[其他][其他]

对于多点定位系统的定位精度受基站几何布局影响的问题，提出基于改进型差分进化算法的布站优化方法。基于差分进化算法并适当改进，结合场面多点定位系统的其他条件和限制因素，以几何精度因子GDOP为适应度函数，实现基站优化布站，为系统设计和建设中基站位置的选取提供参考依据。仿真结果表明，该布站优化方法在多点定位系统中可获得较高的定位精度。

发表于：7/28/2021

基于云计算的流媒体任务调度算法[其他][其他]

针对当前流媒体的大量视频资源从而带来的云计算的负载均衡和任务分配问题，在Cloudsim云环境下实现了任务调度的GAAC算法(Greedy And Ant Colony Algorithm，GAAC)。GAAC算法具有迭代学习机制、局部最优和负载均衡的特点。并在Cloudsim的环境下，完成了对GAAC算法、轮转算法(Round Roll Algorithm，RR)、贪心算法和蚁群算法的仿真比较。实验验证，GAAC算法从总体上而言，任务调度所用的时间明显较低于贪心算法和传统的轮转算法和蚁群算法，即其任务执行的时间更短，效率更高。

发表于：7/28/2021

基于多尺度网络的绝缘子自曝状态智能认知方法研究[其他][其他]

针对已有绝缘子状态识别模型，以及深层网络尺度和交叉熵损失函数的缺陷，仿照运维人员检修模式，即依据评测结果的可信度动态决策，基于多尺度网络构建了一种绝缘子自曝状态智能认知方法。首先，面向定位归一化化预处理后的绝缘子图像，基于ResNet-18增加不同结构的网络分支提高网络适应不同分辨率的能力，同时在网络末端添加多尺度信息融合模块；其次，随机配置网络面向多个尺度特征，构建了泛化的自曝状态分类认知准则；最后，为了评测自曝状态分类认知结果的可信度，基于定义的误差指标自调节多尺度网络架构，重构不确定认知结果约束下的特征向量和分类认知准则，以进行自曝状态再认知。实验结果显示，与其他方法相比，所提出的智能认知方法增强了模型的泛化能力和认知精度。

发表于：7/28/2021

源极底置封装提升电源供应器之功率密度[电源技术][工业自动化]

功率晶体技术的积极发展，对于交换式电源供应器的高效率及小型化做出具体贡献，功率晶体在晶粒(die)上的发展技术发展着重在有效降低单位面积的导通电阻及寄生电容，以持续不断地降低导通电阻及提升切换速度，用以有效减少导通损耗及切换损耗，使电源供应器在维持相同的切换频率下具有较高的效率，或操作在更高频的条件之下，能够达到相同的效率要求；另一方面，功率晶体的封装技术发展除了有效减少封装的寄生电阻及寄生电感，并且能够通过不同的技术，如扩散式焊接(diffusion soldering)实现降低热阻(thermal resistance)，或采用能够实现双面散热(Double sided cooling)的引线连接，进而提升功率晶体的散热能力及封装小型化。

发表于：7/28/2021

基于深度学习的1-比特超大规模MIMO信道估计[其他][其他]

超大规模多输入多输出(Multiple Input Multiple Output，MIMO)技术在未来的移动通信中具有巨大的潜力。然而，采用超大型的天线阵列会出现空间非平稳性信道特征，如果为基站的每根天线都配备一个高精度量化器，系统功耗将大幅度增加，从而阻碍超大规模MIMO系统的广泛应用。因此，假设基站的每根天线都配备有一对1-比特模数转换器(Analog-to-Digital Converters，ADC)，利用子阵列与用户之间的映射关系来描述非平稳信道特征，借助深度神经网络(Deep Neural Network，DNN)强大的泛化能力，设计一种新的生成式监督DNN模型，该模型可以使用合理数量的导频进行训练。仿真结果表明，所提出的网络可以使用较少的导频得到较好的估计性能，在性能与计算复杂度之间取得良好的平衡。

发表于：7/28/2021

一种基于LoRa的动态识别和楼层判定方法[其他][其他]

针对室内三维定位中垂直方向的楼层判定算法复杂度高、准确率低等问题，提出一种基于LoRa的动态识别和楼层判定方法。首先,在楼宇内按需部署纵向定位设备；然后，建立室内各层楼梯口的LoRa信号指纹库，划定对应不同楼层信号强度特征的判定阈值；最后结合LoRa-RSSI动态识别和楼层判定方法，捕捉室内动态下无线信号强度的实时变化，实现上下楼活动动态识别，提高楼层判定的准确率。实验结果表明，方法识别判定准确率达97.9%，实现简单，不受外界环境影响，可快速按需部署。结合室内二维定位技术，提供了一种新的室内人、物三维定位方法和思路。

发表于：7/28/2021

核电数字化控制系统与第三方系统接口研究[其他][其他]

随着数字化控制系统DCS广泛应用于核电厂，核电厂主控室也在向功能更完善、布局更集中的先进主控室过渡，这一技术特点使得主控室操纵员主要依赖操作员站上的显示器和键盘鼠标实现对电厂工艺系统的监控，因此需要将DCS以外的第三方仪控系统与DCS系统进行信息与监控集成。基于此需求，介绍了接口设计的一般原则，具体阐述了福清核电DCS系统与第三方仪控系统接口设计，并以DCS与KRT系统接口为实例，论述了采用I/A平台FDSI模块实现第三方仪控系统接口的具体实施。

发表于：7/28/2021

基于Arduino和语音识别的智能垃圾分类系统[其他][其他]

在上海、北京等全国多个省市陆续推出垃圾分类管理办法和要求的大背景下，为了能够更好地帮助居民进行垃圾分类，提出了基于Arduino和语音识别的智能垃圾分类系统。该系统由Android移动端APP、HC-05蓝牙模块、下位机控制模块构成。Android移动端APP接收语音输入，识别并加以分类，并通过HC-05蓝牙模块将分类结果发送到Arduino开发板，Arduino开发板根据分类结果控制相应舵机转动，从而带动对应分类的垃圾桶盖打开，实现垃圾分类。实验测试结果表明，该系统识别准确率高，具有实用价值。

发表于：7/28/2021

Spectre X RF在大规模RFIC设计中的应用[其他][其他]

随着工艺尺寸的不断缩小，电路规模的不断复杂化以及版图中寄生规模的不断增大，在一些大规模的后仿验证过程中，Cadence公司提供的模拟全精度仿真器Spectre/APS/APS RF已不能满足需求。针对这一问题，Cadence于2019年推出APS的下一代模拟全精度仿真器Spectre X，在实际使用过程中发现其对普通模拟仿真性能提升明显并且基本保持了APS的仿真精度。2020年，Cadence推出其APS RF的下一代仿真器Spectre X RF 仿真器。RF仿真在整体仿真验证流程中同样占据很大一部分，在将其应用到实际项目前，需要与APS RF对比其性能和速度。介绍了Spectre X RF的用法，并重点介绍在几种采用不同工艺的RFIC设计中，仿真器Spectre APS RF与Spectre X RF仿真性能与精度的对比情况。

发表于：7/28/2021

基于信号与电源完整性的有效分析优化2.5D-3D的设计[其他][其他]

HBM(高带宽内存)存储系统与传统的DRAM接口相比，具有高速率和低功耗特性。在2.5D/3D的设计中，随着HBM速率的提高，对信号与电源完整性的设计的考量越来越重要，如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论了设计的考量点，其次从电源完整性的角度讨论电源噪声在高速传输信号中的影响，并提出了如何仿真与预测大量同步开关噪声等电源噪声对眼图的影响，最后基于芯片的测试结果对比仿真，给出结论。

发表于：7/28/2021

5 nm MSOA RapidPDK及物理实现[其他][其他]

随着当今电子行业的发展，对SoC芯片，尤其是数模混合芯片的要求越来越高。和传统的DEF/GDS数据交互方式相比，Mixed Signal Open Database(MSOA) RapidPDK可以帮助设计人员通过相同的PDK更好地完成数字工具Innovus和模拟工具Virtuoso之间的数据传递。首先描述了5 nm MSOA RapidPDK生成方式，其次使用生成的PDK实现5 nm IP物理实现，同时验证MSOA flow对5 nm设计在版图完成和交付方面的速率提升。

发表于：7/28/2021

Tempus-PI仿真和实测关键时序路径的一致性研究[其他][其他]

传统的静态时序分析会将电压的不一致性作为减弱参数形式，以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大，软硬件的功能越来越多，由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时，时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程，以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结果得到了芯片测试的一致性验证。

发表于：7/28/2021

基于Palladium AVIP的SoC验证方案[其他][其他]

由于片上系统芯片(System on Chip，SoC)规模越来越大，软件仿真速度在一些大的场景测试用例下已经很难满足验证计划时间的要求。现场可编程门阵列(Field Programmable Gate Array，FPGA)原型验证平台容量的限制，以及需要修改时钟树等特性导致FPGA平台并不适合做功耗/性能评估。基于Emulator平台的仿真加速以及功耗/性能评估已经成为一种趋势。可以使用Emulator的加速验证知识产权(Accelerated Verification Intellectual Property，AVIP)替换软件仿真用的验证知识产权(Verification Intellectual Property，VIP)来做仿真加速。以及使用高级微控制器总线结构(Advanced Micro-controller Bus Architecture，AMBA) AVIP来模拟或者监控总线的传输，结合其他工具可以用来做功能/功耗/性能相关的验证工作，大大加速了芯片相关开发验证的进程。

发表于：7/28/2021