头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息,据新华社今晚报道,中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队,联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位,成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”,首次操纵和探测高达 3050 个光子的量子态,再度刷新光量子信息技术世界纪录,求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 骏龙科技发布物联网开发套件和电机驱动方案 扩大Altera MAX 10 FPGA的应用层面 Altera公司的MAX 10,是业界第一款多功能、低成本、单芯片FPGA,在工业领域、汽车电子、通信、计算和存储等领域有很好的应用。它采用 TSMC 的 55 nm 嵌入式 NOR 闪存技术制造,支持瞬时接通功能。其集成功能包括模数转换器和双配置闪存,支持您在一个芯片上存储两个镜像,在镜像间动态切换。 发表于:2015/4/27 高速FPGA的PCB设计指导-----时钟域反射计 时钟域反射计(TDR)是用来观察传输路径上的不连续的一种方法。它发送一个脉冲并穿过传输媒体。当能量的输送到达传输路径的终点或传输路径中的不连续点时产生反射。从这些反射中,设计人员可以确定不连续的大小和位置。本手册中有许多示例都使用了TDR,这一章就对TDR作一番了解。 发表于:2015/4/23 基于FPGA的PMC数据采集卡的设计 为了提高数据采集系统中信号采集、处理、传输的实时性及可靠性,分别以AD9248为ADC、以AD5547为DAC,设计了一种基于PMC规范的数据采集卡。 发表于:2015/4/16 FPGA与DSP的双向数据通信在LTE中的应用研究 TD-LTE系统中,为了满足对算法处理速度的要求,采用了基于DSP+FPGA的硬件平台实现方案。方案中DSP芯片配置FPGA,由FPGA实现系统的时序控制,而TD-LTE系统中算法由DSP与FPGA共同实现,可以充分发挥两种芯片的优势,达到系统性能的最优化。 发表于:2015/4/16 京微雅格:越走越好的国产FPGA生存之路 2015年 3月 17日至 19 日,京微雅格(北京)科技有限公司参加了在上海举行的 2015慕尼黑上海电子展。活动期间,京微雅格将展示其FPGA产品在多个市场领域的应用方案,包括消费电子、智能家居、金融安全、机器人、物联网、汽车电子等。 发表于:2015/3/25 相控阵雷达天线阵面记录回放系统 相控阵雷达广泛应用,其天线阵面对记录回放系统的数据速率要求提升。针对两种传统记录回放系统架构的不足,结合其优点,设计并实现了一种新型的基于FPGA的记录回放系统。该系统设计为板卡的形式,FPGA实现对硬盘的读写操作,采用自定义的文件系统对数据进行管理。经过测试,系统记录速度可以达到292 MB/s, 回放速率为340 MB/s。实验结果表明,该记录回放系统性能稳定,通用性好,存储速率满足要求。 发表于:2015/3/19 SDSoC为嵌入式软件开发工程师开辟新天地 2014年4月,Xilinx推出SDNet软件定义规范环境,业内首次实现了“软”定义网络;2014年11月,Xilinx推出针对OpenCL™、C和C++的SDAccelTM开发环境SDAccess,利用FPGA实现数据中心应用加速。2015年3月,Xilinx公司SDx™系列开发环境的第三大成员——面向全可编程SoC和MPSoC的SDSoC开发环境诞生。借助SDSoC,嵌入式软件开发工程师可以直接参与到产品的设计当中,而不再受限于对系统硬件架构或对硬件描述语言的了解。 发表于:2015/3/12 NI能否解决SDR设计挑战 且看市场接受度如何 NI(美商国家仪器)在产业界最引为豪的产品线之一,莫过于业界知名的LabVIEW软体,透过该软体可以与PXI模组或是其他控制器配合,进行模组化量测或是环境监控等多种应用,所以在全球科技产业拥有一定的能见度。 发表于:2015/3/12 SDRAM在图形生成电路中的应用 针对机载座舱显示器对高分辨率图形实时生成与显示的应用需求,提出了一种基于SDRAM帧存的图形生成电路实现方法。该方法以DSP作为图形处理器执行图形运算算法,以FPGA作为协处理器,对SDRAM帧存采取乒乓操作方式进行图形数据缓冲处理,实现了图形的实时生成。运用该方法只需两片SDRAM器件即可实现分辨率高达1 600×1 200的图形数据的实时生成与显示处理;对时序参数和接口逻辑做少许修改,可生成多种分辨率图形画面。 发表于:2015/3/11 基于FPGA的高速数据存储系统优化设计 针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题,提出Flash的并行存储方案,采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍,即60 MB/s;对控制单元FPGA内部双端口RAM的逻辑设计进行改进,解决了数据存储异常的现象。在数据回收方面,提出了多备份的设计思想和备用读数接口的设计方案,已在工程应用中得到成功实践,验证了该数据记录装置的可靠性。 发表于:2015/3/10 <…198199200201202203204205206207…>