使用有安全保障的闪存存储构建安全的汽车系统

最新设计资源

基于空间深度置信网络的风速预测优化方法[测试测量][通信网络]

风能是目前应用最为广泛、技术最为成熟的可再生能源。为了保证风电场的稳定和安全运行，风速的准确预测至关重要。除传统的数值天气预报以外，机器学习技术已经广泛应用于不同时间尺度的风速预测。然而这些工作大多局限于单一地点的风速序列分析，没有考虑和利用风速的空间相关性。对此，使用深度置信网络(Deep Belief Network，DBN)对同一区域内多个地点的风速序列进行空间相关性特征识别。在训练过程中，深度置信网络充分挖掘了该区域内历史风速的联合分布，借此改善未来的风速预测。多组风速预测实验表明，空间深度置信网络能够有效降低风速的预测误差，经过空间深度置信网络重构后的风速预测误差平均降低了0.4 m/s。

发表于：8/9/2022

基于Flutter开发框架的数据存储访问机制研究[可编程逻辑][数据中心]

移动端应用程序需要存储与访问的数据越来越多，而移动端设备的存储空间有限，很难满足用户需要，在进行移动端应用程序开发时，选择合适、高效的数据存储与访问机制受到普遍关注。针对Google推出的Flutter跨平台移动开发框架提供的key-value键值对、File文件、SQLite数据库和网络4种数据存储访问机制，深入阐述了它们的内在工作原理，给出了具体实现方法和实现代码。最后，根据4种数据存储访问机制各自的特点和实际的应用程序开发需求，分析了每种机制的应用场景。

发表于：8/9/2022

基于虚实交互场景的综合演训平台研究与实现[其他][其他]

近年来随着现场科学技术的迅速发展并广泛应用于军事领域，相关业务训练必将进行相应的改革，对专业知识化、新技术平台化、系统集成化等应用领域的要求亦将大大提高。由于训练内容日益增加，出现了训练内容加大及训练难度强化的必然趋势。实际场景下，由于受场地、设备、器械等原因无法开展相关业务的训练及全过程全要素的演练，故需要采用全新的科学技术手段，通过虚拟与实际相结合、演训与考核相结合等不断改革专业训练方法。通过虚实交互技术使训练方式的操作灵活性、便利性及易用性显而易见，也为新技术新设备的研发测试带来更安全更可靠的技术支撑。本演训平台充分运用模拟训练部署、模拟业务部署等方式通过网络、控制、仿真、光电等技术实现军事业务训练演练全过程要素应用，实现规范训练内容、提高训练质量、强化训练效果、衡量训练水平及检验训练成果等目的。

发表于：8/9/2022

GFDM中基于高阶长短时记忆神经网络的自适应均衡器[通信与网络][5G]

在广义频分复用系统(GFDM)中，为解决5G网络下车载移动通信在Sub-6 GHz频段信道中信号严重失真的问题，提出一种基于高阶长短时记忆神经网络(HO-LSTM)结构的自适应均衡器。HO-LSTM自适应均衡器在传统高阶前馈神经网络(HO-FNN)的基础上，采用复杂度更低的广义记忆多项式模型(GMP)代替Volterra模型，并引入LSTM神经网络使其更适用于复杂非线性模型的预测。结果表明，相比于传统HO-FNN均衡器和LSTM均衡器，所提出的HO-LSTM均衡器的均衡效果显著提升，系统性能也得到进一步改善。

发表于：8/9/2022

基于光纤波分复用的时频信号分发传输技术[微波|射频][其他]

在数字相控阵中为保证多通道之间信号合成效率，需要系统为相控阵的多个子阵提供高稳定的时频信号。传统相控阵采用电缆直接分发传输的方法存在幅相一致性差的问题。提出了一种基于光纤波分复用的时频信号分发传输技术，可有效解决数字相控阵中时频信号高效稳定分发传输问题，分发传输后的各支路信号幅度随温度变化在±0.5 dBm之内，相位随温度变化在±3°之内。该时频信号分发传输技术已经成功应用于某数字相控阵多目标统一测控系统。

发表于：8/9/2022

星载双频双端口天线设计[模拟设计][航空航天]

针对星载收发机的使用需求，设计了一种双频段、双端口、双天线共口径的微带天线。通过辐射贴片加载短路过孔技术，配合外部方形圆孔贴片和内部圆形贴片切角技术，使双天线均工作在主模。双天线共口径工作，分别辐射左旋圆极化和右旋圆极化波，有效降低星载双天线布局复杂度。仿真结果表明：天线在中心频点1.615 GHz处回波损耗为-13 dB，10 dB带宽为50 MHz，增益为6 dB，半功率波束宽度为90°，±60°波束内轴比小于3 dB；天线在中心频点2.491 GHz处回波损耗为-18 dB，10 dB带宽为40 MHz，增益为6 dB,半功率波束宽度为90°，±60°波束内轴比小于3 dB；双端口隔离度优于32 dB。经加工，实测结果与仿真结果一致，该天线对星载双频段、双端口共口径天线设计具有一定指导意义。

发表于：8/9/2022

基于虚拟仪器的显示器音频自动测试系统设计[测试测量][其他]

针对传统显示器音频测试过程中需通过繁琐人工操作导致耗时冗长的问题，结合显示器音频测试基本原理提出了一种基于虚拟仪器技术的显示器音频自动测试系统方案。该方案设计了计算机与待测显示器的通信电路，并通过LabVIEW与VC++的混合编程实现远程通信；接着，通过虚拟仪器的相关工具实现对测量仪器的控制；最后，结合音频测试步骤设计系统测试流程，实现全测试项目自动执行。经过实验验证表明，相较于人工操作，相同精度情况下，该系统自动化程度较高，测试平均时长缩短了84.25%，为显示设备音频自动测试提供了一种切实可行的参考方案。

发表于：8/9/2022

旋转环境下的无线时钟抖动估计与修正方法[其他][其他]

直升机旋翼表面非定常载荷测量试验中，导电滑环的性能优劣和现场环境的电磁辐射对外部时钟信号的质量影响较大，受影响的外部时钟信号会导致错误的采集动作，从而无法准确地获取特定方位角处的载荷数据。为提高外部时钟信号的品质，提出一种用于旋转环境下的数据采集系统的无线时钟抖动估计及修正方法，即外部时钟信号经无线收发模块传输，采用两组相位差90°的三角波进行等幅度斜边估计时钟抖动量，并且使用拉格朗日插值算法修正传感器的采样值。仿真与风洞表明，该方法能有效地减小外部时钟抖动造成的采集误差，对准确测量旋转环境下旋翼表面的载荷信号具有显著效果。

发表于：8/9/2022

基于时频色谱图的串联故障电弧识别[其他][其他]

由于电力线老化损坏以及连接处松动会产生故障电弧，可能会意外引起严重的电气火灾。不同类型的负载所引起的故障电弧存在差异，导致住宅区故障电弧识别变得困难。提出了一种基于时频图和深度卷积神经网络的串联故障电弧识别的方法。通过故障电弧实验采集了负载正常工作和故障电弧的电流数据。单个负载半周期电流数据将通过连续小波变换转换为三维特征图像，然后将这些图像输入到改进的深度卷积神经网络中进行训练、测试。实验结果表明，单个负载正常和电弧状态识别的精度在99.31%，对多个负载工作状态的识别准确率平均可以达到99.2%。

发表于：8/9/2022

从RTL到GDS的功耗优化全流程[人工智能][工业自动化]

功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一，已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中，功耗优化变得尤为重要。利用一个典型的功耗用例波形或者一组波形，可以从RTL进来开始功耗优化。基本的方式是借助Joules-replay实现基于RTL波形产生相对应的网表波形。在Genus的syn-gen、syn-map、syn-opt三个综合阶段，都可以加入Joules-replay，并且产生和综合网表相对应的波形，用于Innovus PR阶段进一步地进行功耗优化。在Innovus中实现Place和Routing也分为3个阶段：place_opt、cts_opt和route_opt。同样每一步都可以引入Joules-replay来生成功耗优化所需的网表波形。最终在Tempus timing signoff的环境中，再次引入波形进行功耗优化。基于上面的一系列各个节点的精确功耗优化该设计可以获得10%以上的功耗节省。此时再结合multi-bit技术，最终可以获得21%的功耗节省。

发表于：8/9/2022

基于Liberate+Tempus的先进老化时序分析方案[电子元件][其他]

在先进工艺节点(7 nm，5 nm及以下)下，电路老化已经成为制约芯片性能和可靠性的“卡脖子”难题。老化效应将导致器件延时增大，进而产生时序违例的风险。数字电路设计工程师需要在时序分析中预判老化后的时序情况，并针对性地设置时序裕量，才能确保芯片在服役期限中可靠地运行。鉴于此，导入基于Liberate+Tempus的考虑老化效应的静态时序分析(aging-aware STA)方案。评估结果显示，该方案能在兼顾效率、准确性、多样场景老化时序分析的同时实现时序裕量释放，为达成具备更高可靠性和更佳性能的先进芯片设计提供有力依据。

发表于：8/9/2022

基于HITOC DK与3DIC Integrity的3DIC芯片物理设计[其他][其他]

使用了Cadence 3DIC Integrity工具，并结合芯盟特有的HITOC(Heterogeneous Integration Technology On Chip) Design Kit，进行了3DIC(3D异构集成)逻辑堆叠逻辑类型芯片的后端实现。项目中对于Cadence 3DIC Integrity工具中的proto seeds(即最小分布单元)进行了拆分、分布、定义等方面的研究优化；并且对于顶层电源规划与Hybrid Bonding bump间的布线排列进行了算法优化，在不影响电源网络强壮性的情况下尽可能多地获得Hybrid Bonding bump数量，从而增加了top die与bottom die间的端口数。最终结果显示，在与传统2D芯片实现的PPA(性能、功耗、面积)对比中，本实验获得了频率提升12%、面积减少11.2%、功耗减少2.5%的收益。

发表于：8/9/2022

基于老化特征化提取进行时序分析的解决方案[其他][其他]

基于Cadence的Liberate + Tempus解决方案，采用一种先进的标准单元老化特征化的方法，同时考虑了偏置温度不稳定性(Bias Temperatrure Instability，BTI)和热载流子注入(Hot Carrier Injection，HCI)老化效应，得到标准单元老化时序库，用于Tempus进行考虑老化的静态时序分析(Aging-aware Static Timing Analysis，Aging-aware STA)。产生一套先进的标准单元老化时序库，能够针对不同标准单元不同传输路径，表征一定范围的老化应力条件的时序特征，改善了传统添加全局时序减免值导致电路PPA(Performance/Power/Area)难以收敛的问题，同时只需要调用一套标准单元库也使STA更加简洁易操作。

发表于：8/9/2022

基于Cadence 3D-IC平台的2.5D封装Interposer设计[其他][其他]

2.5D先进封装区别于普通2D封装，主要在于多了一层Silicon Interposer(硅中介层)，它采用硅工艺，设计方法相比普通2D封装更为复杂。而高带宽存储(High Bandwidth Memory，HBM)接口的互连又是Interposer设计中的主要挑战，需要综合考虑性能、可实现性等多种因素。介绍了基于Cadence 3D-IC平台的Interposer设计方法，并结合HBM接口的自动布线脚本可以快速实现Interposer设计；同时通过仿真分析确定了基于格芯65 nm三层金属硅工艺的HBM2e 3.2 Gb/s互连设计规则，权衡了性能和可实现性，又兼具成本优势。

发表于：8/9/2022

一种加速大规模模拟和射频IC后仿真的验证流程[微波|射频][工业自动化]

近年来，模拟射频IC的功能越来越多, 导致片上集成的功能模块快速增加。且进入到先进工艺节点后, 单一模块的后仿真网表规模急剧增加。对后仿真速度以及debug效率提出了极高的要求，除了使用更为先进的FULL-SPICE 仿真器(比如Cadence Spectre X等)提升仿真速度之外, 对后仿真输入文件格式的选择与优化同样是一种有效提升整体后仿真效率的方法。主要讨论Cadence Quantus最新的SmartView输出格式以及与ADE Assembler和Spectre X联合加速后仿真验证的一种新流程，并给出了与传统流程的对比结果。

发表于：8/9/2022