头条 谷歌邀请AMD设计下一代TPU 今年谷歌在Google Cloud Next 2026大会上，正式推出了第八代张量处理单元（TPU）。新产品是谷歌云和DeepMind联合设计，分为面向大规模训练的TPU 8t与面向低延迟推理的TPU 8i两款芯片，两者均运行于谷歌基于Axion Arm架构的自研CPU主机上。 最新资讯 我国团队攻克国产芯片编译优化核心瓶颈 6月17日消息，大连理工大学“双擎智译”科研团队自主研发的OSCAR智能编译优化系统，攻克了国产芯片编译优化核心瓶颈，有效提升国产处理器高性能编译水平，为国产芯片性能迭代与生态建设提供了可靠技术方案。 发表于：2026/6/18 三星造出全球最小3D堆叠晶体管！ 6月17日消息，三星电子半导体研究中心在6月14日至18日举行的2026年超大规模集成电路研讨会上发表了题为“首次演示栅极间距为42纳米的3D堆叠场效应晶体管，该晶体管采用三层堆叠纳米片沟道，适用于先进逻辑应用”的论文。 发表于：2026/6/18 ASML台积电与imec三方合作推进2D材料晶体管开发 6月17日消息，在本周举行的2026年IEEE/JSAP超大规模集成电路（VLSI）技术与电路研讨会上，imec携手光刻解决方案大厂ASML与晶圆代工大厂台积电，共同发布了一套创新、稳健且可扩充的12英寸晶圆整合技术路径，用于基于2D材料的n型与p型场效晶体管（FET）。 发表于：2026/6/18 基于Wreal model的数模混合验证的平台实现方法 目前集成电路的模拟电路在数字验证期间大多采用行为级模型（Behavior Model）的形式进行基本的连接性的验证。但随着当今世界在集成电路方面的电路的复杂度越来越高，规模越来越大，SoC或者MCU集成的模拟模块也越来越多，越来越复杂，数模验证的复杂度剧增。大部分公司对于数模交互的功能、时序等只能等到回片测试才能验证设计的正确性。阐述了一种基于Wreal model的数模混合验证的方法，用来实现数模交互的大部分功能的可验证性，提升验证的完备性，以及完成数模电路间时序的验证等。 发表于：2026/6/17 一种小型化机载记录组件设计 针对目前飞行器智能化及信息化进程推进尤其是无人机越来越多的应用，对机载设备的尺寸重量要求越来越严格，机载数据存储设备成本高、功能单一、体积和重量大的矛盾越来越严峻。针对这一现状，设计和开发了一种小型机载记录组件平台。平台设计采用一体化设计思想，将存储记录做到普通电子盘的尺寸大小，既满足存储、浏览、回放、管理数据的能力，又可以进行数据分析功能。系统采用国产化FMQL10S400为主处理器，完成小型化设计，通过测试和仿真达到了体积小、功耗低、热耗散低的要求，满足机载应用场景，可满足有人和无人等不同场景下应用要求。 发表于：2026/6/17 全球最强芯片散热技术诞生 极端发热控温100℃内 6月16日消息，据报道，韩国科学技术院（KAIST）科研团队成功研发出芯片内置超高效液冷散热技术。该技术在2000W/cm²的极端发热工况下，仍可将芯片核心温度控制在100℃以内，制冷性能系数（COP）达到106000，是2020年《自然》期刊刊载的全球最佳纪录（约10000）的十倍，且仅需传统顶尖散热方案1/10的泵送功耗。 发表于：2026/6/17 中科曙光发布新一代通用高性能计算平台 6月15日，中科曙光发布新一代通用高性能计算平台。该平台以国产百核级通用CPU为核心，通过“算存网”全栈协同优化，整体规格首次达到国际厂商旗舰级水平，实现了国产通用计算性能的历史性突破。 发表于：2026/6/16 AMD宣布收购MEXT：让闪存变身DRAM以破解数据中心内存墙 2026年6月15日，AMD正式宣布收购AI驱动内存优化技术领域的先驱公司MEXT。在AI模型、数据分析和高性能计算工作负载规模持续爆炸式增长的背景下，内存已成为制约数据中心性能与成本的关键瓶颈。此次收购是AMD为解决这一行业难题所投下的一枚关键棋子，旨在通过颠覆性的软件技术，重塑数据中心的成本结构。 发表于：2026/6/16 特尔英伟达首款联合芯片2028年Q1正式落地 6月16日消息，据Erdi Özüağ最新透露，英特尔和英伟达联合开发的Serpent Lake Soc芯片预计将于2028年第一季度亮相，如果计划不变，在CES 2028上即可看到正式发布。 发表于：2026/6/16 我国成功研制出三维多层片上电容 6月12日消息，据上海证券报今日报道，湖北江城实验室近期在电容关键技术上取得重大突破，成功研制出三维多层片上电容，电容密度突破每平方毫米 1000 纳法。 发表于：2026/6/15 <…11121314151617181920…>
